PSEC6: an 8-Channel 40 GSa/s Waveform Sampling ASIC in TSMC 65nm with 10.24 GHz PLL

No mundo da física de altas energias, onde cientistas colidem partículas para compreender os blocos fundamentais de construção do universo, o tempo é a régua mais crítica. Quando as partículas colidem, elas criam flashes fugazes de luz e energia que desaparecem em uma fração de segundo. Para reconstruir o que aconteceu, os pesquisadores devem medir exatamente quando esses flashes ocorrem com uma precisão incrível. Se o tempo estiver errado por mesmo uma fração minúscula, a imagem do evento torna-se borrada, e os cientistas podem perder detalhes cruciais sobre como as partículas interagem ou de onde se originaram. Essa necessidade de extrema precisão temporal impulsiona o desenvolvimento de eletrônicos especializados capazes de capturar sinais em velocidades que excedem em muito o piscar de um olho. O objetivo é criar um sistema que possa registrar esses eventos rápidos de forma clara, sem perder dados ou introduzir erros, permitindo que os físicos vejam o universo com um foco mais nítido do que nunca.

Uma equipe de pesquisadores desenvolveu um novo chip eletrônico projetado para atender a esses requisitos exigentes, expandindo os limites do que é possível na captura de sinais de movimento rápido. Este chip, conhecido como PSEC6, atua como uma câmera de alta velocidade para sinais elétricos, capaz de tirar fotografias de mudanças de voltagem a uma taxa de 40 bilhões de vezes por segundo. Para colocar essa velocidade em perspectiva, se o chip tirasse uma fotografia a cada segundo, levaria mais de mil anos para atingir o mesmo número de amostras que captura em um único segundo. O dispositivo foi construído usando um processo de fabricação padrão para chips de computador, mas alcança um nível de desempenho que era anteriormente difícil de atingir nesta tecnologia específica. Os pesquisadores projetaram e simularam com sucesso o comportamento do chip, confirmando que ele pode lidar com as velocidades extremas exigidas pelos experimentos modernos de física de partículas, mantendo a estabilidade necessária para medições precisas.

O desafio central na construção de tal dispositivo reside em equilibrar a velocidade com a capacidade de reter os dados tempo suficiente para serem lidos posteriormente. O chip contém oito canais separados, cada um atuando como uma estação de gravação independente. Dentro de cada canal, o chip utiliza um método chamado matriz de capacitores comutados (switched capacitor array), que funciona como uma série de pequenos baldes que capturam e seguram uma gota de água representando um sinal elétrico. A inovação aqui é o uso de dois tipos diferentes desses bancos de gravação. Um conjunto de bancos captura dados extremamente rápido ao longo de um período muito curto, enquanto outro conjunto registra mais lentamente ao longo de uma duração muito maior. Essa abordagem dupla permite que o chip capture os detalhes nítidos e rápidos de uma colisão de partículas, ao mesmo tempo em que mantém um registro de longo prazo do ruído de fundo, o que ajuda os cientistas a calibrar seus instrumentos e distinguir sinais reais de estática. Os bancos rápidos podem capturar uma janela de tempo de apenas 1,6 bilionésimos de segundo, enquanto o banco lento pode registrar um fluxo contínuo por mais de 200 bilionésimos de segundo.

Para impulsionar essa amostragem rápida, o chip depende de um relógio interno altamente preciso, um componente conhecido como loop de fase travada (phase-locked loop). Este relógio gera um sinal que oscila a uma frequência de 10,24 bilhões de ciclos por segundo, que é o batimento cardíaco que diz às chaves de amostragem quando abrir e fechar. Criar um relógio tão rápido e estável dentro de um chip de computador padrão é difícil porque altas velocidades frequentemente levam ao jitter, ou pequenas variações aleatórias no tempo, que podem borrar os dados. A equipe projetou um sistema de relógio personalizado que minimiza essas variações, prevendo uma estabilidade de tempo tão fina que o erro é medido em femtossegundos, uma unidade de tempo tão pequena que é difícil de imaginar. As simulações sugerem que este sistema de relógio consome pouca energia, tornando-o eficiente o suficiente para ser usado em grandes matrizes de detectores sem drenar energia excessiva.

O caminho que o sinal elétrico percorre através do chip também é cuidadosamente projetado para preservar a forma dos dados. Conforme o sinal entra no chip, ele passa por buffers que o amplificam sem distorcer sua forma, garantindo que as bordas de subida rápidas do sinal sejam capturadas com precisão. A equipe de design escolheu tipos específicos de transistores, as minúsculas chaves que controlam o fluxo de eletricidade, para lidar com as altas voltagens necessárias para a comutação rápida, mantendo uma ampla largura de banda. Esta largura de banda, que determina quanto do espectro de frequência do sinal pode ser capturado, prevê atingir 4 gigahertz. Isso significa que o chip pode reproduzir fielmente sinais que mudam muito rapidamente, uma necessidade para resolver os detalhes finos das interações de partículas. A saída do chip permanece em forma analógica, o que significa que é uma onda elétrica contínua, que é então enviada para um dispositivo externo para ser convertida em números digitais para análise computacional.

O consumo de energia é uma preocupação importante nestes experimentos, pois grandes detectores podem conter milhares destes chips. As simulações indicam que cada um dos oito canais no chip PSEC6 consome cerca de 20 miliwatts de potência durante a amostragem, uma quantidade relativamente baixa para tal alto desempenho. O sistema de relógio interno adiciona outros 15,7 miliwatts. O chip inteiro ocupa uma área muito pequena, aproximadamente 2,7 milímetros quadrados, mas integra controles digitais complexos, caminhos de sinais analógicos e o relógio de alta velocidade, tudo em uma única peça de silício. O design inclui recursos para proteger os circuitos internos delicados contra surtos elétricos e para gerenciar o calor gerado durante a operação.

Os pesquisadores concluíram as fases de design e simulação do projeto e enviaram as especificações para um fabricante para que os chips físicos sejam produzidos. As simulações preveem que o chip alcançará a resolução de tempo e a largura de banda desejadas, mas a prova final virá apenas quando o dispositivo físico for testado em um laboratório. A equipe está atualmente preparando o equipamento e os métodos necessários para testar o chip assim que ele chegar da fábrica. Se os resultados físicos coincidirem com as simulações, este novo chip fornecerá uma ferramenta poderosa para futuros experimentos, permitindo que os cientistas meçam o tempo com uma precisão que antes estava fora de alcance. O trabalho representa um passo significativo à frente na engenharia de eletrônicos para a ciência, demonstrando que é possível construir instrumentos altamente especializados e ultra-rápidos utilizando técnicas de fabricação padrão.