PSEC6: an 8-Channel 40 GSa/s Waveform Sampling ASIC in TSMC 65nm with 10.24 GHz PLL

Nel mondo della fisica delle alte energie, dove gli scienziati fanno scontrare particelle per comprendere i blocchi fondamentali che compongono l'universo, il tempo è il righello più critico. Quando le particelle collidono, creano lampi fugaci di luce ed energia che svaniscono in una frazione di secondo. Per ricostruire ciò che è accaduto, i ricercatori devono misurare esattamente quando questi lampi si verificano con un'incredibile precisione. Se la temporizzazione è errata anche solo di una minuscola frazione, l'immagine dell'evento diventa sfocata e gli scienziati potrebbero perdere dettagli cruciali su come le particelle interagiscono o su dove abbiano origine. Questa necessità di estrema accuratezza temporale guida lo sviluppo di elettronica specializzata capace di catturare segnali a velocità che superano di gran lunga il battito di ciglia di un occhio. L'obiettivo è creare un sistema in grado di registrare questi eventi rapidi chiaramente, senza perdere dati o introdurre errori, permettendo ai fisici di vedere l'universo con una messa a fuoco più nitida che mai.

Un team di ricercatori ha sviluppato un nuovo chip elettronico progettato per soddisfare questi requisiti esigenti, spingendo i confini di ciò che è possibile nella cattura di segnali a rapida evoluzione. Questo chip, noto come PSEC6, agisce come una fotocamera ad alta velocità per i segnali elettrici, capace di scattare istantanee delle variazioni di tensione a una frequenza di 40 miliardi di volte al secondo. Per mettere questa velocità in prospettiva, se il chip scattasse un'istantanea ogni secondo, impiegherebbe oltre mille anni per raggiungere lo stesso numero di campioni che cattura in un singolo secondo. Il dispositivo è stato costruito utilizzando un processo di produzione standard per i chip per computer, eppure raggiunge un livello di prestazioni che era precedentemente difficile da raggiungere con questa specifica tecnologia. I ricercatori hanno progettato e simulato con successo il comportamento del chip, confermando che può gestire le velocità estreme richieste dai moderni esperimenti di fisica delle particelle mantenendo al contempo la stabilità necessaria per misurazioni accurate.

La sfida principale nel costruire un dispositivo del genere risiede nel bilanciare la velocità con la capacità di conservare i dati abbastanza a lungo da poter essere letti in seguito. Il chip contiene otto canali separati, ognuno dei quali funge da stazione di registrazione indipendente. All'interno di ogni canale, il chip utilizza un metodo chiamato array di condensatori commutati (switched capacitor array), che funziona come una serie di piccoli secchielli che raccolgono e trattengono una goccia d'acqua rappresentante un segnale elettrico. L'innovazione qui è l'uso di due diversi tipi di queste banche di registrazione. Un set di banche cattura i dati estremamente velocemente in un periodo molto breve, mentre un altro set registra più lentamente su una durata molto più lunga. Questo approccio duale permette al chip di catturare i dettagli nitidi e veloci di una collisione di particelle, pur mantenendo una registrazione a lungo termine del rumore di fondo, che aiuta gli scienziati a calibrare i loro strumenti e a distinguere i segnali reali dal disturbo statico. Le banche veloci possono catturare una finestra temporale di appena 1,6 miliardesimi di secondo, mentre la banca lenta può registrare un flusso continuo per oltre 200 miliardesimi di secondo.

Per pilotare questo campionamento rapido, il chip si affida a un clock interno altamente preciso, un componente noto come loop a fase bloccata (phase-locked loop). Questo clock genera un segnale che oscilla a una frequenza di 10,24 miliardi di cicli al secondo, che è il battito cardiaco che dice ai commutatori di campionamento quando aprirsi e chiudersi. Creare un clock così veloce e stabile all'interno di un normale chip per computer è difficile perché le alte velocità spesso portano al jitter, ovvero piccole variazioni casuali nella temporizzazione che possono sfocare i dati. Il team ha progettato un sistema di clock personalizzato che minimizza queste variazioni, prevedendo una stabilità temporale così fine che l'errore è misurato in femtosecondi, un'unità di tempo così piccola che è difficile da immaginare. Le simulazioni suggeriscono che questo sistema di clock consuma pochissima energia, rendendolo abbastanza efficiente da poter essere utilizzato in grandi array di detector senza drenare energia eccessiva.

Il percorso che il segnale elettrico compie attraverso il chip è anch'esso attentamente progettato per preservare la forma dei dati. Quando il segnale entra nel chip, passa attraverso buffer che lo amplificano senza distorcerne la forma, assicurando che i fronti di salita rapidi del segnale siano catturati accuratamente. Il team di progettazione ha scelto tipi specifici di transistor, i minuscoli interruttori che controllano il flusso di elettricità, per gestire le alte tensioni richieste per la commutazione veloce mantenendo al contempo una larghezza di banda elevata. Questa larghezza di banda, che determina quanto dello spettro di frequenza del segnale possa essere catturato, prevede di raggiungere i 4 gigahertz. Ciò significa che il chip può riprodurre fedelmente segnali che cambiano molto rapidamente, una necessità per risolvere i dettagli fini delle interazioni tra particelle. L'uscita del chip rimane in forma analogica, il che significa che è un'onda elettrica continua, che viene poi inviata a un dispositivo esterno per essere convertita in numeri digitali per l'analisi al computer.

Il consumo di energia è una preoccupazione fondamentale in questi esperimenti, poiché i grandi detector possono contenere migliaia di questi chip. Le simulazioni indicano che ciascuno degli otto canali del chip PSEC6 consuma circa 20 milliwatt di potenza durante il campionamento, un valore relativamente basso per una prestazione del genere. Il sistema di clock interno aggiunge altri 15,7 milliwatt. L'intero chip occupa un'area molto piccola, circa 2,7 millimetri quadrati, eppure integra complessi controlli digitali, percorsi di segnale analogici e l'alta velocità del clock, tutto su un unico pezzo di silicio. Il design include caratteristiche per proteggere i delicati circuiti interni dalle scariche elettriche e per gestire il calore generato durante il funzionamento.

I ricercatori hanno completato le fasi di progettazione e simulazione del progetto e hanno inviato le specifiche a un produttore per far produrre i chip fisici. Le simulazioni prevedono che il chip raggiungerà la risoluzione temporale e la larghezza di banda desiderate, ma la prova finale arriverà solo quando il dispositivo fisico sarà testato in un laboratorio. Il team sta attualmente preparando l'attrezzatura e i metodi necessari per testare il chip una volta arrivato dalla fabbrica. Se i risultati fisici corrisponderanno alle simulazioni, questo nuovo chip fornirà uno strumento potente per i futuri esperimenti, consentendo agli scienziati di misurare il tempo con una precisione che prima era fuori portata. Il lavoro rappresenta un passo avanti significativo nell'ingegneria dell'elettronica per la scienza, dimostrando che è possibile costruire strumenti altamente specializzati e ultra-veloci utilizzando tecniche di produzione standard.