PSEC6: an 8-Channel 40 GSa/s Waveform Sampling ASIC in TSMC 65nm with 10.24 GHz PLL

In der Welt der Hochenergiephysik, in der Wissenschaftler Teilchen zusammenprallen lassen, um die grundlegenden Bausteine des Universums zu verstehen, ist die Zeit das kritischste Lineal. Wenn Teilchen kollidieren, erzeugen sie flüchtige Blitze aus Licht und Energie, die in einem Bruchteil einer Sekunde verschwinden. Um zu rekonstruieren, was passiert ist, müssen Forscher exakt messen, wann diese Lichtblitze auftreten, und zwar mit unglaublicher Präzision. Wenn die Zeitmessung auch nur um einen winzigen Bruchteil abweicht, wird das Bild des Ereignisses unscharf, und Wissenschaftler könnten entscheidende Details darüber verpassen, wie Teilchen interagieren oder wo sie ihren Ursprung hatten. Dieses Bedürfnis nach extremer zeitlicher Genauigkeit treibt die Entwicklung spezialisierter Elektronik voran, die in der Lage ist, Signale mit Geschwindigkeiten zu erfassen, die das Blinzeln eines Auges bei weitem übersteigen. Das Ziel ist es, ein System zu schaffen, das diese schnellen Ereignisse klar aufzeichnen kann, ohne Daten zu verlieren oder Fehler einzuführen, damit Physiker das Universum mit einem schärferen Fokus als je zuvor sehen können.

Ein Forschungsteam hat einen neuen elektronischen Chip entwickelt, der darauf ausgelegt ist, diese anspruchsvollen Anforderungen zu erfüllen und die Grenzen dessen verschiebt, was bei der Erfassung schnell bewegender Signale möglich ist. Dieser Chip, bekannt als PSEC6, fungiert als Hochgeschwindigkeitskamera für elektrische Signale und ist in der Lage, Schnappschüsse von Spannungsänderungen mit einer Rate von 40 Milliarden Mal pro Sekunde zu machen. Um diese Geschwindigkeit in Perspektive zu setzen: Wenn der Chip jede Sekunde einen Schnappschuss machen würde, bräuchte er über tausend Jahre, um dieselbe Anzahl an Proben zu erreichen, die er in einer einzigen Sekunde erfasst. Das Gerät wurde unter Verwendung eines Standardverfahrens für die Herstellung von Computerchips gefertigt, erreicht jedoch ein Leistungsniveau, das in dieser spezifischen Technologie zuvor schwer zu erreichen war. Den Forschern gelang es, das Verhalten des Chips zu entwerfen und zu simulieren, wobei bestätigt wurde, dass er die extremen Geschwindigkeiten bewältigen kann, die für moderne Teilchenphysik-Experimente erforderlich sind, während er gleichzeitig die für genaue Messungen notwendige Stabilität beibehält.

Die zentrale Herausforderung beim Bau eines solchen Geräts liegt darin, Geschwindigkeit mit der Fähigkeit in Einklang zu bringen, Daten lange genug zu halten, um sie später auslesen zu können. Der Chip enthält acht separate Kanäle, von denen jeder als unabhängige Rekordstation fungiert. Innerhalb jedes Kanals nutzt der Chip eine Methode namens „Switched Capacitor Array“, die wie eine Reihe winziger Eimer funktioniert, die einen Tropfen Wasser auffangen und halten, der einen elektrischen Impuls repräsentiert. Die Innovation besteht hier im Einsatz von zwei verschiedenen Arten dieser Aufzeichnungs-Arrays. Ein Satz von Arrays erfasst Daten extrem schnell über einen sehr kurzen Zeitraum, während ein anderer Satz langsamer über eine viel längere Dauer aufzeichnet. Dieser duale Ansatz ermöglicht es dem Chip, die scharfen, schnellen Details einer Teilchenkollision einzufangen und gleichzeitig eine langfristige Aufzeichnung des Hintergrundrauschens zu führen, was Wissenschaftlern hilft, ihre Instrumente zu kalibrieren und echte Signale von statischem Rauschen zu unterscheiden. Die schnellen Arrays können ein Zeitfenster von nur 1,6 Milliardstel Sekunden erfassen, während das langsame Array einen kontinuierlichen Strom von über 200 Milliardstel Sekunden aufzeichnen kann.

Um diese schnelle Abtastung anzutreiben, greift der Chip auf einen hochpräzisen internen Takt zurück, eine Komponente, die als Phasenregelschleife (Phase-Locked Loop) bekannt ist. Dieser Takt erzeugt ein Signal, das mit einer Frequenz von 10,24 Milliarden Zyklen pro Sekunde oszilliert – der Herzschlag, der den Abtastschaltern sagt, wann sie sich öffnen und schließen sollen. Die Erstellung eines so schnellen und stabilen Taktes innerhalb eines Standard-Computerchips ist schwierig, da hohe Geschwindigkeiten oft zu Jitter führen, also winzigen, zufälligen Variationen in der Zeitmessung, die die Daten verschleiern können. Das Team entwarf ein maßgeschneidertes Taktsystem, das diese Variationen minimiert und eine Zeitstabilität vorhersagt, die so fein ist, dass der Fehler in Femtosekunden gemessen wird – einer Zeiteinheit, die so klein ist, dass sie schwer vorstellbar ist. Die Simulationen deuten darauf hin, dass dieses Taktsystem sehr wenig Strom verbraucht, was es effizient genug macht, um in großen Detektor-Arrays eingesetzt zu werden, ohne übermäßig viel Energie zu verbrauchen.

Der Pfad, den das elektrische Signal durch den Chip nimmt, wird ebenfalls sorgfältig technisch gestaltet, um die Form der Daten zu bewahren. Wenn das Signal in den Chip eintritt, passiert es Puffer, die es verstärken, ohne seine Form zu verzerren, wodurch sichergestellt wird, dass die schnellen Anstiege des Signals genau erfasst werden. Das Designteam wählte spezifische Arten von Transistoren – den winzigen Schaltern, die den Stromfluss steuern –, um die hohen Spannungen zu bewältigen, die für schnelles Schalten erforderlich sind, während gleichzeitig eine breite Bandbreite aufrechterhalten wird. Diese Bandbreite, die bestimmt, wie viel des Frequenzspektrums eines Signals erfasst werden kann, soll laut Vorhersage 4 GHz erreichen. Dies bedeutet, dass der Chip Signale, die sich sehr schnell ändern, originalgetreu reproduzieren kann, was eine Notwendigkeit ist, um die feinen Details von Teilcheninteraktionen aufzulösen. Der Ausgang des Chips bleibt in analoger Form, was bedeutet, dass es eine kontinuierliche elektrische Welle ist, die dann an ein externes Gerät gesendet wird, um in digitale Zahlen für die Computeranalyse umgewandelt zu werden.

Der Stromverbrauch ist ein großes Anliegen bei diesen Experimenten, da große Detektoren Tausende dieser Chips enthalten können. Die Simulationen zeigen, dass jeder der acht Kanäle auf dem PSEC6-Chip während der Abtastung etwa 20 Milliwatt Leistung verbraucht, was für eine so hohe Leistung ein relativ geringer Wert ist. Das interne Taktsystem fügt weitere 15,7 Milliwatt hinzu. Der gesamte Chip nimmt eine sehr kleine Fläche von etwa 2,7 Quadratmillimetern ein, integriert jedoch komplexe digitale Steuerungen, analoge Signalpfade und den Hochgeschwindigkeitstakt auf einem einzigen Stück Silizium. Das Design enthält Funktionen, um die empfindlichen internen Schaltkreise vor elektrischen Überschlägen zu schützen und die während des Betriebs entstehende Wärme zu regulieren.

Die Forscher haben die Design- und Simulationsphasen des Projekts abgeschlossen und die Spezifikationen an einen Hersteller geschickt, um die physischen Chips produzieren zu lassen. Die Simulationen sagen voraus, dass der Chip die gewünschte Zeitauflösung und Bandbreite erreichen wird, aber der endgültige Beweis wird erst erfolgen, wenn das physische Gerät im Labor getestet wird. Das Team bereitet derzeit die Ausrüstung und Methoden vor, die benötigt werden, um den Chip zu testen, sobald er aus der Fabrik eintrifft. Wenn die physischen Ergebnisse mit den Simulationen übereinstimmen, wird dieser neue Chip ein leistungsstarkes Werkzeug für zukünftige Experimente bieten und es Wissenschaftlern ermöglichen, die Zeit mit einer Präzision zu messen, die zuvor unerreichbar war. Die Arbeit stellt einen bedeutenden Schritt nach vorn in der Entwicklung von Elektronik für die Wissenschaft dar und zeigt, dass es möglich ist, hochspezialisierte, ultraschnelle Instrumente unter Verwendung von Standard-Fertigungstechniken zu bauen.