Comparison of spin-qubit architectures for quantum error-correcting codes

기술 요약: 양자 오류 정정 코드를 위한 스핀 큐비트 아키텍처 비교

문제 정의
대규모 결함 허용(fault-tolerant, FT) 양자 컴퓨팅의 실현을 위해서는 물리적 큐비트의 오류율이 $10^{-10}$ 미만이어야 하며, 이는 물리적 큐비트 단독으로는 달성하기 어려운 임계치입니다. 따라서 양자 오류 정정(QEC)은 여러 물리적 큐비트에 걸쳐 논리적 큐비트를 비국소적으로 인코딩하는 데 필수적입니다. 초전도 및 트랩 이온 플랫폼은 QEC를 입증해 왔으나, 스핀 큐비트는 반도체 양자점(quantum dots, QDs)에서 뛰어난 확장성과 기존 제조 기술과의 호환성을 제공함에도 불구하고 실험적 QEC 시연에서는 뒤처져 있습니다.

본 연구는 실리콘 스핀 큐비트 플랫폼에서 거리-3(distance-3) QEC 코드를 구현할 때 발생하는 구체적인 과제를 다룹니다. 본 연구는 서로 다른 큐비트 인코딩 방식과 코드 아키텍처가 최첨단 실험적 파라미터 하에서 어떻게 성능을 보이는지 조사합니다. 구체적으로 다음을 비교합니다:

1. 인코딩 방식: 순수 로스-디빈첸코(Loss-DiVincenzo, LD) 방식(단일 전자 제만 큐비트) 대 하이브리드 방식(LD 데이터 큐비트와 싱글렛-트리플렛(ST) 앤실라 큐비트의 결합).
2. QEC 코드: 표면 코드(surface code, rotated) 및 베이컨-쇼어(Bacon-Shor, BS) 코드.

주요 목표는 지배적인 오류 메커니즘을 식별하고, 최적의 하드웨어 파라미터를 결정하며, 이 아키텍처에서 논리적 큐비트가 현재 물리적 큐비트보다 우수한 성능을 보이는지(브레이크-이븐(break-even) 지점에 도달하는지) 평가하는 것입니다.

방법론
저자들은 결함 허용 절차를 모델링하기 위해 회로 기반 스테빌라이저 시뮬레이션 프레임워크를 사용합니다.

• 물리적 플랫폼: 시뮬레이션은 실리콘 양자점 파라미터, 특히 Si/SiGe 양자 우물을 기반으로 합니다. 두 가지 인코딩 유형이 모델링되었습니다:
  • LD 큐비트: ESR/EDDR을 통해 제어되는 단일 전자 스핀이며, 에너지 선택적 터널링을 통해 판독됩니다.
  • ST 큐비트: 이중 양자점 내의 이전자 스핀이며, 교환 결합(exchange coupling)과 자기장 구배를 통해 제어되고, 파울리 스핀 블록에(Pauli spin blockade, PSB)를 통해 판독됩니다.
• 하이브리드 아키텍처: 제안된 레이아웃은 데이터 저장에는 LD 큐비트(긴 결맞음 시간 활용)를 사용하고, 앤실라에는 ST 큐비트(빠른 판독 속도 활용)를 사용합니다.
• 노이즈 모델: 시뮬레이션은 다음과 같은 확률적 파울리 오류 채널을 포함합니다:
  • 상태 준비 및 측정 오류.
  • 단일 큐비트 게이트 오류($\pm \pi/2$ 회전 후 Y 오류로 모델링됨).
  • 이중 큐비트 게이트 오류(CZ 게이트 후 ZZ 오류로 모델링됨).
  • 메모리(유휴) 오류는 동작 시간(duration)에 의존하는 가우시안 디페이징($T_2^*$)으로 모델링됩니다.
• 시뮬레이션 기법:
  • 스테빌라이저 형식주의(Stabilizer Formalism): 클리포드 회로(Clifford circuits)의 효율적인 클래식 시뮬레이션에 사용됩니다.
  • 중요도 샘플링(Importance Sampling): 오류-서브셋 샘플러를 사용하여 가장 가능성 높은 오류 구성에 집중함으로써 낮은 물리적 오류 확률에서도 논리적 오류율을 효율적으로 추정합니다.
  • 시뮬레이션된 절차:
    1. FT QEC 단계: 오류를 탐지하고 수정하기 위한 단일 라운드의 스테빌라이저 측정(두 번째 라운드와 함께 적응형 가능).
    2. FT 논리적 상태 준비: 논리적 $|0\rangle_L$ 및 $|+\rangle_L$ 상태 준비. 표면 코드의 경우 이는 투영적(projective)이며, BS 코드의 경우 특정 연결성이 제공된다면 GHZ 상태 준비를 통한 유니터리(unitary, coherent) 방식입니다.

주요 기여 및 결과

1. 하이브리드 인코딩의 우월성:
   하이브리드 방식(LD 데이터 + ST 앤실라)은 모든 LD 방식보다 일관되게 한 자릿수 이상의 오더(order)로 더 나은 성능을 보입니다. 주요 원인은 ST 큐비트의 훨씬 짧은 판독 시간($2.4 \, \mu\text{s}$)이 LD 큐비트($24 \, \mu\text{s}$)보다 짧기 때문입니다. 모든 LD 방식에서는 긴 판독 시간으로 인해 오류 정정이 완료되기 전에 데이터 큐비트가 완전히 디페이징되어 논리적 큐비트가 효과를 잃게 됩니다. 하이브리드 방식은 이 유휴 시간을 줄여 결맞음을 보존합니다.

2. 메모리 오류보다 게이트 오류의 지배력:
   이 하이브리드 아키텍처에서 거리-3 코드를 위한 핵심적인 발견은, 논리적 오류율이 메모리(디페이징) 오류가 아닌 게이트 부정확성(단일 및 이중 큐비트 게이트)에 의해 근본적으로 제한된다는 것입니다. 최첨단 결맞음 시간을 고려하더라도, 논리적 오류율은 게이트 오류에 의해 결정되는 바닥(floor)에서 포화됩니다. 이는 근시일 내의 개념 증명 실험을 위해 게이트 충실도를 개선하는 것이 결맞음 시간을 연장하는 것보다 더 영향력이 크다는 것을 시사합니다.

3. 판독 적분 시간의 최적화:
   연구는 ST 큐비트 판독의 트레이드오프를 식별합니다: 판독 시간이 길어질수록 판독 충실도는 향상되지만, 데이터 큐비트의 유휴 시간이 증가하여 디페이징을 유발합니다. 저자들은 논리적 오류율을 최소화하는 적분 시간($\approx 0.88 \, \mu\text{s}$)이 판독 부정확성을 최소화하는 시간($\approx 1.4 \, \mu\text{s}$)보다 짧다는 것을 발견했습니다. 현재의 최첨단 적분 시간($2.0 \, \mu\text{s}$)에서, 하이브리드 논리적 큐비트는 스핀 에코 보호가 없는 순수 물리적 LD 큐비트보다 약간 더 나은 성능을 보입니다.

4. 표면 코드와 베이컨-쇼어 코드의 비교:

   • QEC 단계: 표면-17 코드는 이 레이아웃에서 스테빌라이저 측정을 위한 양자 회로가 두 코드에 대해 동일함에도 불구하고, 오류 정정 단계에서 BS-17 코드보다 약간 더 낮은 논리적 실패율을 나타냅니다. 이 차이는 고전적 디코딩 과정에 기인합니다.
   • 상태 준비: BS-17 코드는 논리적 $|0\rangle_L$ 및 $|+\rangle_L$ 상태를 준비하는 데 있어 압도적인 우위(거의 2 자릿수 차이)를 보여줍니다. 이는 거리-3 BS 코드가 GHZ 상태를 통해 완전한 결맞음(유니터리) 준비를 허용하는 반면, 표면 코드는 투영적 스테빌라이저 측정을 필요로 하기 때문입니다. 이 이점은 동일한 행의 인접한 데이터 큐비트 간 직접적인 얽힘 게이트를 허용하는 6의 연결성(육각형 레이아웃)을 필요로 합니다.

5. 파라미터 민감도:
   논리적 오류율은 단일 큐비트 게이트 부정확성($p_{1q}$)과 이중 큐비트 게이트 부정확성($p_{CZ}$)에 가장 민감합니다. 이러한 오류들을 10배 감소시키면 논리적 오류율을 $10^{-3}$ 미만으로 낮출 수 있습니다.

의의 및 주장
본 논문은 스핀 큐비트 하드웨어를 개선하기 위한 구체적인 로드맵을 제공한다고 주장합니다. 주요 내용은 다음과 같습니다:

• 하드웨어 목표: 거리-3 코드에서 논리적 오류율의 주요 병목 현상은 게이트 부정확성, 특히 단일 및 이중 큐비트 게이트입니다.
• 아키텍처 설계: 하이브리드 인코딩(LD 데이터, ST 앤실라)은 측정 주기 동안의 디페이징을 완화하는 데 필수적입니다.
• 코드 선택: 표면 코드가 오류 정정에는 약간 더 유리하지만, 베이컨-쇼어 코드는 결맞는 GHZ 상태 생성을 위한 특정 연결성(직접적인 행 방향 얽힘)이 하드웨어에서 지원된다면 논리적 상태 준비에서 뚜렷한 이점을 제공합니다.
• 실현 가능성: 현재의 최첨단 파라미터를 통해 하이브리드 논리적 큐비트는 물리적 큐비트보다 낮은 오류율을 달성할 수 있으며, 이는 거리-3 코드를 위한 잠재적인 브레이크-이븐 지점을 나타냅니다.

저자들은 확장성에 대해 신중한 태도를 유지하며, 더 높은 거리의 코드에서는 메모리 오류가 지배적이 될 것이며, 본 연구에 포함되지 않은 공간적/시간적 노이즈 상관관계가 해결되어야 한다고 언급했습니다. 또한, 베이컨-쇼어 코드의 상태 준비 이점은 전자 셔틀링이나 삼각형 격자 설계 없이 표준 2D 배열에서 구현하기 어려울 수 있는 특정 연결성에 의존한다는 점을 명시했습니다.