Comparison of spin-qubit architectures for quantum error-correcting codes

Technische Samenvatting: Vergelijking van Spin-Qubit Architecturen voor Kwantumfoutcorrigerende Codes

Probleemstelling
De realisatie van grootschalige, fouttolerante (FT) kwantumcomputing vereist fysieke qubit-foutpercentages onder de $10^{-10}$, een drempel die waarschijnlijk niet door fysieke qubits alleen zal worden gehaald. Bijgevolg is kwantumfoutcorrectie (QEC) essentieel om logische qubits niet-lokaal te coderen over meerdere fysieke qubits. Hoewel supergeleidende en trapped-ion platformen QEC hebben aangetoond, bieden spin-qubits in halfgeleider kwantumstippen (QD's) superieure schaalbaarheid en compatibiliteit met bestaande fabricagetechnologieën, maar ze lopen achter in experimentele QEC-demonstraties.

Deze studie richt zich op de specifieke uitdagingen van het implementeren van afstand-3 QEC-codes op silicium spin-qubit platformen. Het onderzoekt hoe verschillende qubit-encodingschema's en code-architecturen presteren onder de huidige state-of-the-art experimentele parameters. Specifiek vergelijkt het onderzoek:

1. Encodingschema's: Een puur Loss-DiVincenzo (LD) schema (single-electron Zeeman qubits) versus een hybride schema (LD data-qubits gecombineerd met singlet-triplet (ST) ancilla-qubits).
2. QEC-codes: De surface code (geroteerd) en de Bacon-Shor (BS) code.

Het primaire doel is om dominante foutmechanismen te identificeren, optimale hardwareparameters te bepalen en te evalueren of logische qubits momenteel de fysieke qubits kunnen overtreffen (het "break-even" punt bereiken) in deze architectuur.

Methodologie
De auteurs maken gebruik van een circuit-gebaseerd stabilizer-simulatieframework om fouttolerante procedures te modelleren.

• Fysiek Platform: De simulaties zijn gebaseerd op silicium QD-parameters, specifiek Si/SiGe kwantumputten. Twee encodingsvormen worden gemodelleerd:
  • LD Qubits: Single-electron spins gecontroleerd via ESR/EDSR, met uitlezing via energie-selectieve tunneling.
  • ST Qubits: Two-electron spins in dubbele QD's, gecontroleerd via exchange-koppeling en magnetische veldgradiënten, met uitlezing via Pauli spin blockade (PSB).
• Hybride Architectuur: De voorgestelde lay-out gebruikt LD-qubits voor datastoring (gebruikmakend van langere coherentietijden) en ST-qubits voor ancilla (gebruikmakend van snellere uitleessnelheden).
• Ruismodel: De simulatie incorporeert stochastische Pauli-foutkanalen, waaronder:
  • Fouten in staatvoorbereiding en meting (SPAM).
  • Single-qubit gate-fouten (gemodelleerd als Y-fouten na $\pm \pi/2$ rotaties).
  • Two-qubit gate-fouten (gemodelleerd als ZZ-fouten na CZ-gates).
  • Memory (idle) fouten, gemodelleerd als Gaussische dephasering ($T_2^*$) afhankelijk van de operatieduur.
• Simulatietechnieken:
  • Stabilizer Formalisme: Gebruikt voor efficiënte klassieke simulatie van Clifford-circuits.
  • Importance Sampling: Een error-subset sampler wordt gebruikt om de logische foutpercentages efficiënt te schatten bij lage fysieke foutkansen door te focussen op de meest waarschijnlijke foutconfiguraties.
  • Gesimuleerde Procedures:
    1. FT QEC Stap: Een enkele ronde van stabilizer-metingen (mogelijk adaptief met een tweede ronde) om fouten te detecteren en te corrigeren.
    2. FT Logische Staatvoorbereiding: Voorbereiding van logische $|0\rangle_L$ en $|+\rangle_L$ staten. Voor de surface code is dit projectief; voor de BS code is dit unitair (coherent) via GHZ-staatvoorbereiding, mits specifieke connectiviteit aanwezig is.

Belangrijkste Bijdragen en Resultaten

1. Superioriteit van Hybride Encoding:
   Het hybride schema (LD data + ST ancilla) presteert consequent beter dan het all-LD schema met meer dan een orde van grootte. De belangrijkste drijfveer is de aanzienlijk kortere uitleesduur van ST-qubits ($2,4 \, \mu\text{s}$) vergeleken met LD-qubits ($24 \, \mu\text{s}$). In het all-LD schema zorgt de lange uitleestijd ervoor dat data-qubits volledig dephaseren voordat de foutcorrectie is voltooid, wat de logische qubit ineffectief maakt. Het hybride schema vermindert deze idle-tijd, waardoor de coherentie behouden blijft.

2. Dominantie van Gate-fouten over Memory-fouten:
   Een cruciale bevinding is dat voor afstand-3 codes in deze hybride architectuur het logische foutpercentage fundamenteel wordt beperkt door gate-infideliteiten (single- en two-qubit gates), en niet door memory (dephasering) fouten. Zelfs met state-of-the-art coherentietijden vlakt het logische foutpercentage af op een vloer die bepaald wordt door gate-fouten. Dit suggereert dat voor nabije termijn proof-of-concept experimenten het verbeteren van gate-fidelity effectiever is dan het verlengen van de coherentietijden.

3. Optimalisatie van de Integratietijd van Uitlezing:
   De studie identificeert een trade-off in de ST-qubit uitlezing: langere integratietijden verbeteren de uitlees-fidelity, maar verhogen de idle-tijd voor data-qubits, wat leidt tot dephasering. De auteurs stellen vast dat de integratietijd die de logische foutrate minimaliseert ($\approx 0,88 \, \mu\text{s}$) korter is dan de tijd die de uitlees-infidelity minimaliseert ($\approx 1,4 \, \mu\text{s}$). Bij de huidige state-of-the-art integratietijd ($2,0 \, \mu\text{s}$) presteert een hybride logische qubit licht beter dan een kale fysieke LD-qubit (zonder spin-echo bescherming).

4. Vergelijking tussen Surface en Bacon-Shor Codes:

   • QEC Stap: De surface-17 code levert een iets lagere logische faalfrequentie dan de BS-17 code tijdens de foutcorrectiestap. Dit verschil wordt toegeschreven aan het klassieke decodingsproces, aangezien de kwantumcircuits voor het meten van de stabilizers identiek zijn voor beide codes in deze lay-out.
   • Staatvoorbereiding: De BS-17 code vertoont een enorm voordeel (bijna twee orde van grootte) bij het voorbereiden van logische $|0\rangle_L$ en $|+\rangle_L$ staten. Dit komt doordat de afstand-3 BS code volledige coherente (unitaire) voorbereiding via GHZ-staten mogelijk maakt, terwijl de surface code projectieve stabilizer-metingen vereist. Dit voordeel vereist een connectiviteit van 6 (hexagonale lay-out) om directe entangling gates tussen naburige data-qubits in dezelfde rij mogelijk te maken.

5. Parametersensitiviteit:
   Het logische foutpercentage is het meest gevoelig voor single-qubit gate infidelities ($p_{1q}$) en two-qubit gate infidelities ($p_{CZ}$). Een gelijktijdige reductie van deze fouten met een factor 10 zou het logische foutpercentage onder de $10^{-3}$ kunnen brengen.

Betekenis en Claims
Het artikel claimt een concreet roadmap te bieden voor het verbeteren van spin-qubit hardware voor QEC. Het benadrukt dat:

• Hardware Targets: De primaire bottleneck voor logische foutpercentages in afstand-3 codes de gate-infidelity is, specifiek van single- en two-qubit gates.
• Architectuurontwerp: Hybride encoding (LD data, ST ancilla) is essentieel om dephasering tijdens meetcycli te mitigeren.
• Code Selectie: Hoewel de surface code iets beter is voor foutcorrectie, biedt de Bacon-Shor code een duidelijk voordeel voor de voorbereiding van logische staten, mits de hardware de benodigde connectiviteit (directe rij-wijze verstrengeling) ondersteunt voor coherente GHZ-staat generatie.
• Haalbaarheid: Met de huidige state-of-the-art parameters kan een hybride logische qubit een lagere foutrate bereiken dan een fysieke qubit, wat een potentieel break-even punt markeert voor afstand-3 codes.

De auteurs blijven bescheiden over schaalbaarheid en merken op dat voor hogere afstand-codes, memory-fouten waarschijnlijk dominant zullen worden, en dat ruimtelijke/temporele ruiscorrelaties (niet opgenomen in deze studie) moeten worden geadresseerd. Ze merken ook op dat het voordeel van de Bacon-Shor code voor staatvoorbereiding afhankelijk is van specifieke connectiviteit die uitdagend kan zijn om te implementeren in standaard 2D-arrays zonder elektron-shuttling of driehoekige roosterontwerpen.