Comparison of spin-qubit architectures for quantum error-correcting codes

Résumé Technique : Comparaison des architectures de qubits de spin pour les codes de correction d'erreurs quantiques

Énoncé du problème
La réalisation d'un calcul quantique à grande échelle et tolérant aux fautes (FT) nécessite des taux d'erreur de qubits physiques inférieurs à $10^{-10}$, un seuil qui est peu probable d'être atteint par les qubits physiques seuls. Par conséquent, la correction d'erreurs quantiques (QEC) est essentielle pour encoder les qubits logiques de manière non locale sur plusieurs qubits physiques. Bien que les plateformes de supraconducteurs et d'ions piégés aient démontré la QEC, les qubits de spin dans les points quantiques (QD) semi-conducteurs offrent une scalabilité supérieure et une compatibilité avec les technologies de fabrication existantes, mais accusent un retard dans les démonstrations expérimentales de QEC.

Cette étude aborde les défis spécifiques de la mise en œuvre de codes QEC de distance 3 sur les plateformes de qubits de spin en silicium. Elle examine comment différents schémas d'encodage de qubits et architectures de codes se comportent sous des paramètres expérimentaux de pointe. Plus précisément, l'étude compare :

1. Schémas d'encodage : Un schéma pur de type Loss-DiVincenzo (LD) (qubits Zeeman à un seul électron) par rapport à un schéma hybride (qubits de données LD combinés à des qubits ancilles de type singlet-triplet (ST)).
2. Codes QEC : Le code de surface (roté) et le code de Bacon-Shor (BS).

L'objectif principal est d'identifier les mécanismes d'erreur dominants, de déterminer les paramètres matériels optimaux et d'évaluer si les qubits logiques peuvent actuellement surpasser les qubits physiques (atteindre le point de « break-even ») dans cette architecture.

Méthodologie
Les auteurs utilisent un cadre de simulation de stabilisateurs basé sur les circuits pour modéliser les procédures de tolérance aux fautes.

• Plateforme physique : Les simulations sont basées sur des paramètres de points quantiques de silicium, spécifiquement des puits quantiques Si/SiGe. Deux types d'encodage sont modélisés :
  • Qubits LD : Spins à un seul électron contrôlés par ESR/EDSR, avec une lecture via un tunnel sélectif en énergie.
  • Qubits ST : Deux électrons dans des doubles points quantiques, contrôlés par couplage d'échange et gradient de champ magnétique, avec une lecture via le blocage de spin de Pauli (PSB).
• Architecture hybride : La disposition proposée utilise des qubits LD pour le stockage de données (tirant parti de temps de cohérence plus longs) et des qubits ST pour les ancilles (tirant parti de vitesses de lecture plus rapides).
• Modèle de bruit : La simulation incorpore des canaux d'erreurs de Pauli stochastiques incluant :
  • Des erreurs de préparation d'état et de mesure.
  • Des erreurs de portes à un qubit (modélisées comme des erreurs Y après des rotations $\pm \pi/2$).
  • Des erreurs de portes à deux qubits (modélisées comme des erreurs ZZ après des portes CZ).
  • Des erreurs de mémoire (repos) modélisées comme un déphasage gaussien ($T_2^*$) dépendant de la durée de l'opération.
• Techniques de simulation :
  • Formalisme des stabilisateurs : Utilisé pour la simulation classique efficace de circuits de Clifford.
  • Échantillonnage par importance : Un échantillonneur de sous-ensembles d'erreurs est utilisé pour estimer efficacement les taux d'erreur logiques à de faibles probabilités d'erreur physique en se concentrant sur les configurations d'erreurs les plus probables.
  • Procédures simulées :
    1. Étape QEC FT : Une seule ronde de mesures de stabilisateurs (potentiellement adaptative avec une seconde ronde) pour détecter et corriger les erreurs.
    2. Préparation d'état logique FT : Préparation des états logiques $|0\rangle_L$ et $|+\rangle_L$. Pour le code de surface, cela est projectif ; pour le code BS, c'est unitaire (cohérent) via la préparation d'états GHZ, à condition qu'une connectivité spécifique existe.

Contributions clés et résultats

1. Supériorité de l'encodage hybride :
   Le schéma hybride (données LD + ancille ST) surpasse systématiquement le schéma tout-LD de plus d'un ordre de grandeur. Le principal moteur est la durée de lecture nettement plus courte des qubits ST ($2,4 \, \mu\text{s}$) par rapport aux qubits LD ($24 \, \mu\text{s}$). Dans le schéma tout-LD, la longue durée de lecture provoque le déphasage complet des qubits de données avant que la correction d'erreurs ne soit terminée, rendant le qubit logique inefficace. Le schéma hybride réduit ce temps d'inactivité, préservant ainsi la cohérence.

2. Dominance des erreurs de porte sur les erreurs de mémoire :
   Une conclusion critique est que pour les codes de distance 3 dans cette architecture hybride, le taux d'erreur logique est fondamentalement limité par les infidélités de porte (portes à un et deux qubits), et non par les erreurs de mémoire (déphasage). Même avec des temps de cohérence de pointe, le taux d'erreur logique sature à un plancher déterminé par les erreurs de porte. Cela suggère que pour les expériences de preuve de concept à court terme, l'amélioration de la fidélité des portes est plus impactante que l'extension des temps de cohérence.

3. Optimisation du temps d'intégration de la lecture :
   L'étude identifie un compromis dans la lecture des qubits ST : un temps d'intégration plus long améliore la fidélité de lecture mais augmente le temps d'inactivité des qubits de données, entraînant un déphasage. Les auteurs trouvent que le temps d'intégration minimisant le taux d'erreur logique ($\approx 0,88 \, \mu\text{s}$) est plus court que le temps minimisant l'infidélité de lecture ($\approx 1,4 \, \mu\text{s}$). Au temps d'intégration actuel de pointe ($2,0 \, \mu\text{s}$), le qubit logique hybride surpasse légèrement un qubit LD physique nu (sans protection par écho de spin).

4. Comparaison des codes de Surface vs Bacon-Shor :

   • Étape QEC : Le code de surface-17 produit un taux d'échec logique légèrement inférieur au code BS-17 lors de l'étape de correction d'erreurs. Cette différence est attribuée au processus de décodage classique, car les circuits quantiques pour la mesure des stabilisateurs sont identiques pour les deux codes dans cette disposition.
   • Préparation d'état : Le code BS-17 démontre un avantage massif (près de deux ordres de grandeur) dans la préparation des états logiques $|0\rangle_L$ et $|+\rangle_L$. Cela est dû au fait que le code BS de distance 3 permet une préparation entièrement cohérente (unitaire) via des états GHZ, tandis que le code de surface nécessite des mesures de stabilisateurs projectives. Cet avantage nécessite une connectivité de 6 (disposition hexagonale) pour permettre des portes d'intrication directe entre les qubits de données voisins dans la même rangée.

5. Sensibilité des paramètres :
   Le taux d'erreur logique est plus sensible aux infidélités des portes à un qubit ($p_{1q}$) et aux infidélités des portes à deux qubits ($p_{CZ}$). Une réduction simultanée de ces erreurs par un facteur de 10 pourrait abaisser le taux d'erreur logique en dessous de $10^{-3}$.

Signification et affirmations
L'article affirme fournir une feuille de route concrète pour améliorer le matériel de qubits de spin pour la QEC. Il souligne que :

• Cibles matérielles : Le principal goulot d'étranglement pour les taux d'erreur logiques dans les codes de distance 3 est l'infidélité des portes, spécifiquement les portes à un et deux qubits.
• Conception d'architecture : L'encodage hybride (données LD, ancille ST) est essentiel pour atténuer le déphasage pendant les cycles de mesure.
• Sélection de code : Bien que le code de surface soit légèrement meilleur pour la correction d'erreurs, le code de Bacon-Shor offre un avantage distinct pour la préparation d'états logiques, à condition que le matériel supporte la connectivité nécessaire (intrication directe par rangée) pour la génération cohérente d'états GHZ.
• Faisabilité : Avec les paramètres actuels de pointe, un qubit logique hybride peut atteindre un taux d'erreur inférieur à celui d'un qubit physique, marquant un potentiel point de break-even pour les codes de distance 3.

Les auteurs restent modestes quant à la scalabilité, notant que pour des codes de distance plus élevée, les erreurs de mémoire deviendront probablement dominantes, et que les corrélations de bruit spatiales/temporelles (non incluses dans cette étude) devront être adressées. Ils notent également que l'avantage du code de Bacon-Shor pour la préparation d'état repose sur une connectivité spécifique qui peut être difficile à implémenter dans des réseaux 2D standards sans navette d'électrons ou conceptions de réseaux triangulaires.