QiMeng-ChipV-RTL: Exploiting Information Locality for IP-level Verilog Generation

تعد تصميمات الأجهزة الرقمية هي البنية التحتية غير المرئية وراء كل جهاز حديث، من الهواتف الذكية إلى الأقمار الصناعية. وفي جوهرها تكمن عملية تسمى "تصميم مستوى نقل السجلات" (Register-Transfer Level)، حيث يقوم المهندسون بترجمة مواصفات اللغة الطبيعية المعقدة إلى آلاف الأسطر من الكود الدقيق الذي يخبر شريحة الكمبيوتر بكيفية التصرف. وتعتبر عملية الترجمة هذه صعبة للغاية وعرضة للخطأ البشري، مما يتطلب فهماً عميقاً لكل من المنطق واللغة. وفي السنوات الأخيرة، أظهر الذكاء الاصطناعي وعداً في أتمتة هذه الترجمة، مع قدرة النماذج اللغوية الكبيرة على كتابة الكود بناءً على أوصاف نصية. ومع ذلك، ظهرت فجوة كبيرة: فبينما تستطيع هذه النماذج التعامل مع المهام الصغيرة والبسيطة، فإنها تعاني عندما تواجه الوثائق الضخمة والمعقدة التي تحدد الرقائق الصناعية في العالم الحقيقي. إذ غالباً ما يؤدي حجم المعلومات الهائل إلى إرباك النماذج، مما يتسبب في تفويتها لتفاصيل حاسمة أو إنتاج كود يفشل في العمل.

لقد عالج فريق من الباحثين هذا الاختناق بإطار عمل جديد يسمى "ChipV-RTL"، والذي يغير بشكل جذري كيفية مقاربة الذكاء الاصطناعي لتوليد كود الأجهزة. فبدلاً من مطالبة نموذج واحد بقراءة مواصفات ضخمة مكونة من مائة صفحة وكتابة تصميم شريحة كاملة في خطوة واحدة، اكتشف الباحثون أن تصميمات الأجهزة تمتلك خاصية طبيعية تسمى "محلية المعلومات" (information locality). وهذا يعني أنه لكتابة الكود الخاص بجزء معين من الشريحة، مثل وحدة التحكم في الذاكرة أو معالج البيانات، يحتاج المهندس فقط إلى النظر في القسم المحدد من الوثيقة الذي يصف ذلك الجزء، ولا يحتاج إلى الرجوع باستمرار إلى الوثيقة بأكملها. وقد أدرك الباحثون أنه من خلال تقسيم المهمة الضخمة إلى قطع أصغر يمكن إدارتها، وتغذية النموذج بالنص ذي الصلة فقط لكل قطعة، يمكنهم تجاوز الارتباك الذي عادة ما يصيب هذه الأنظمة.

ولاختبار هذه الفكرة، بنى الفريق نظاماً متعدد الوكلاء يحاكي فريقاً من المهندسين البشريين الذين يعملون معاً. تبدأ العملية بأخذ وثيقة تصميم مفصلة وطويلة وتقسيمها إلى أجزاء أصغر ومنظمة. ثم يقوم "وكيل تخطيط" بتفكيك الهدف النهائي إلى سلسلة من المهام الفرعية، مع تخصيص جزء محدد من الوثيقة يحتوي على التعليمات اللازمة لكل مهمة. بعد ذلك، تقوم "وكلاء برمجة" متخصصة بتوليد الكود لكل مهمة فرعية، مع العمل ضمن سياق مركز يمنعهم من الضياع في التفاصيل غير ذات الصلة. وبمجرد توليد جميع القطع، يقوم "وكيل دمج" بحياكتها معاً لتشكيل تصميم كامل. والأهم من ذلك، يتضمن النظام حلقة تصحيح أخطاء متطورة؛ فإذا فشل التصميم الأولي في اختبار المحاكاة، يستخدم النظام أداة تحليل هيكلي لتتبع الخطأ وصولاً إلى السطر المحدد من الكود والجملة المحددة في الوثيقة الأصلية التي تسببت فيه. ثم يسترجع فقط تلك المعلومات ذات الصلة لتوجيه عملية التصحيح، ويكرر هذه الدورة حتى يعمل التصميم بشكل مثالي.

كانت نتائج هذا النهج مذهلة عند اختباره مقابل معيار لتصميمات رقائق صناعية من العالم الحقيقي. ففي هذه الاختبارات الصعبة، التي تضمنت توليد كود لمكونات معقدة مثل نوى المعالجات المركزية (CPU cores) ووحدات التحكم في الذاكرة، حقق إطار العمل الجديد معدل نجاح بلغ 45 بالمائة. وهذا يمثل أكثر من ضعف أداء أفضل الطرق السابقة، التي حققت حوالي 21.6 بالمائة فقط. ووجد الباحثون أن النظام لم ينتج كوداً أكثر عرضة للعمل بشكل صحيح فحسب، بل فعل ذلك أيضاً بموارد حوسبية أقل بكثير. فمن خلال التركيز على المعلومات المحلية بدلاً من السياق العالمي الكامل، تجنب النظام العثرات الشائعة المتمثلة في توليد إشارات "وهمية" أو اتصالات غير متطابقة، والتي تحدث غالباً عندما تحاول النماذج معالجة الكثير من البيانات في وقت واحد.

يشير هذا العمل إلى أن المفتاح لأتمتة المهام الهندسية المعقدة قد لا يكمن ببساطة في جعل النماذج أكبر أو أكثر ذكاءً، بل في هيكلة سير العمل ليتماشى مع الطريقة التي تُنظم بها المعلومات طبيعياً. لقد أثبت الباحثون أنه من خلال احترام الطبيعة المجزأة لتصميم الأجهزة، استطاعوا تحويل مشكلة كانت في السابق صعبة للغاية على الذكاء الاصطناعي إلى مشكلة يمكنه حلها بشكل موثوق. لقد نجح إطار العمل في اجتياز دورات تصحيح الأخطاء المعقدة المطلوبة للتحقق الوظيفي، مما أثبت أن النهج المستهدف والمراعي للمحلية يمكنه جسر الفجوة بين القدرة النظرية والتطبيق العملي في عالم تصميم الرقائق عالي المخاطر.