QiMeng-ChipV-RTL: Exploiting Information Locality for IP-level Verilog Generation

디지털 하드웨어 설계는 스마트폰에서 위성에 이르기까지 모든 현대적 기기 뒤에 숨겨진 보이지 않는 건축물입니다. 그 핵심에는 엔지니어가 복잡한 자연어 명세서를 컴퓨터 칩이 어떻게 동작해야 하는지를 알려주는 수천 줄의 정밀한 코드로 변환하는 레지스터 전송 레벨(Register-Transfer Level, RTL) 설계라는 과정이 자리 잡고 있습니다. 이 변환 작업은 논리와 언어 모두에 대한 깊은 이해를 요구하며, 매우 어렵고 인간의 실수에 취약한 것으로 악명이 높습니다. 최근 몇 년 동안 인공지능은 텍스트 설명을 기반으로 코드를 작성할 수 있는 거대 언어 모델을 통해 이 변환 과정을 자동화하는 데 가능성을 보여주었습니다. 그러나 중대한 격차가 나타났습니다. 이러한 모델들은 작고 단순한 작업은 처리할 수 있지만, 실제 산업용 칩을 정의하는 방대하고 복intricate한 문서에 직면하면 어려움을 겪습니다. 정보의 엄청난 양은 종종 모델을 압도하여, 모델이 중요한 세부 사항을 놓치거나 제대로 작동하지 않는 코드를 생성하게 만듭니다.

한 연구팀은 인공지능이 하드웨어 코드를 생성하는 방식에 근본적인 변화를 가져오는 'ChipV-RTL'이라는 새로운 프레임워크를 통해 이 병목 현상을 해결했습니다. 연구진은 단일 모델에게 수백 페이지에 달하는 방대한 명서서를 읽고 한 번에 전체 칩 설계를 작성하도록 요청하는 대신, 하드웨어 설계가 '정보 국소성(information locality)'이라는 자연스러운 특성을 가지고 있다는 점을 발견했습니다. 이는 메모리 컨트롤러나 데이터 프로세서와 같은 칩의 특정 부분을 위한 코드를 작성하기 위해, 엔지니어가 해당 부분을 설명하는 문서의 특정 섹션만을 살펴보면 된다는 것을 의미합니다. 즉, 문서 전체를 끊임없이 다시 참조할 필요가 없다는 것입니다. 연구진은 이 거대한 작업을 관리 가능한 작은 조각들로 나누고, 각 조각에 대해 필요한 텍스트만을 모델에 입력함으로써 기존 시스템을 괴롭히던 혼란을 우회할 수 있다는 사실을 깨달았습니다.

이 아이디어를 테스트하기 위해 팀은 협력하는 인간 엔지니어 팀을 모방한 멀티 에이전트 시스템을 구축했습니다. 프로세스는 길고 상세한 설계 문서를 작고 조직화된 파편들로 나누는 것부터 시작됩니다. 그다음 플래닝 에이전트(planning agent)가 최종 목표를 일련의 하위 작업들로 분해하고, 각 작업에 필요한 지침이 포함된 문서의 특정 덩어리를 할당합니다. 이어 전문화된 코딩 에이전트들이 각 하위 작업을 위한 코드를 생성하며, 이들은 불필요한 세부 사항에 길을 잃지 않도록 집중된 컨텍스트(context) 내에서 작업합니다. 모든 조각이 생성되면 머징 에이전트(merging agent)가 이를 하나의 완전한 설계로 결합합니다. 결정적으로, 이 시스템에는 정교한 디버깅 루프가 포함되어 있습니다. 초기 설계가 시뮬레이션 테스트를 통과하지 못하면, 시스템은 구조 분석 도구를 사용하여 오류를 정확한 코드 라인과 원래 문서의 특정 문장까지 추적합니다. 그런 다음 수정을 유도하기 위해 오직 그 관련 정보만을 다시 가져와서, 설계가 완벽하게 작동할 때까지 이 주기를 반복합니다.

이 접근 방식의 결과는 실제 산업용 칩 설계 벤치마크를 통해 테스트했을 때 매우 놀라웠습니다. CPU 코어 및 메모리 컨트롤러와 같은 복잡한 구성 요소의 코드를 생성하는 이 도전적인 테스트에서, 새로운 프레임워크는 45%의 성공률을 달ей했습니다. 이는 이전의 최고 방법론이 약 21.6%를 기록했던 것에 비해 두 배 이상 높은 성능입니다. 연구진은 시스템이 단순히 더 잘 작동하는 코드를 생성할 뿐만 아니라, 훨씬 적은 계산 자원을 사용하여 이를 수행한다는 점을 발견했습니다. 전체적인 글로벌 컨텍스트 대신 로컬 정보에 집중함으로써, 시스템은 모델이 한꺼번에 너무 많은 데이터를 처리하려고 할 때 흔히 발생하는 '유령(phantom)' 신호 생성이나 연결 불일치 문제를 피할 수 있었습니다.

이 연구는 복잡한 엔지니어링 작업을 자동화하는 열쇠가 단순히 모델을 더 크거나 똑똑하게 만드는 것이 아니라, 정보가 자연스럽게 조직되는 방식에 맞춰 워크플로우를 구조화하는 데 있음을 시사합니다. 연구진은 하드웨어 설계의 모듈형 특성을 존중함으로써, 이전에는 인공지능이 해결하기 너무 어려웠던 문제를 신뢰할 수 있는 문제로 바꿀 수 있음을 입증했습니다. 이 프레임워크는 기능 검증에 필요한 복잡한 디버깅 주기를 성공적으로 탐색했으며, 타겟 중심의 국소성 인식 접근 방식이 칩 설계라는 고도의 정밀함이 요구되는 분야에서 이론적 역량과 실질적 적용 사이의 간극을 메울 수 있음을 증명했습니다.