QiMeng-ChipV-RTL: Exploiting Information Locality for IP-level Verilog Generation

Digitaal hardwareontwerp is de onzichtbare architectuur achter elk modern apparaat, van smartphones tot satellieten. In de kern ligt een proces dat Register-Transfer Level-ontwerp wordt genoemd, waarbij ingenieurs complexe natuurlijke taalspecificaties vertalen naar duizenden regels precieze code die een computerchip vertellen hoe deze moet functioneren. Deze vertaling is berucht moeilijk en foutgevoelig, wat een diep begrip van zowel logica als taal vereist. In de afgelopen jaren heeft kunstmatige intelligentie veelbelovend gebleken bij het automatiseren van deze vertaling, waarbij large language models in staat zijn om code te schrijven op basis van tekstbeschrijvingen. Er is echter een aanzienlijke kloof ontstaan: hoewel deze modellen kleine, eenvoudige taken kunnen afhandelen, hebben ze moeite wanneer ze worden geconfronteerd met de enorme, complexe documenten die real-world industriële chips definiëren. De enorme hoeveelheid informatie overlaadt de modellen vaak, waardoor ze cruciale details missen of code produceren die niet functioneert.

Een team van onderzoekers heeft deze flessenhals aangepakt met een nieuw framework genaamd ChipV-RTL, dat de manier waarop kunstmatige intelligentie de generatie van hardwarecode benadert, fundamenteel verandert. In plaats van één enkel model te vragen om een enorme, honderd pagina's tellende specificatie te lezen en in één keer een volledig chipontwerp te schrijven, ontdekten de onderzoekers dat hardwareontwerpen een natuurlijke eigenschap bezitten die "informatielocaliteit" wordt genoemd. Dit betekent dat om de code voor een specifiek deel van een chip, zoals een geheugencontroller of een dataprocessor, te schrijven, een ingenieur alleen naar de specifieke sectie van het document hoeft te kijken die dat deel beschrijft. Men hoeft niet constant terug te grijpen naar het volledige document. De onderzoekers realiseerden zich dat door de enorme taak op te splitsen in kleinere, beheersbare stukken en het model alleen de relevante tekst voor elk stuk te voeden, ze de verwarring konden omzeilen die deze systemen gewoonlijk teistert.

Om dit idee te testen, bouwde het team een multi-agent systeem dat een team van menselijke ingenieurs nabootst die samenwerken. Het proces begint met het nemen van een lang, gedetailleerd ontwerpdocument en het opsplitsen ervan in kleinere, georganiseerde fragmenten. Een planningsagent breekt het uiteindelijke doel vervolgens op in een reeks subtaken en wijst aan elke taak een specifiek deel van het document toe dat de benodigde instructies bevat. Gespecialiseerde coderingsagents genereren vervolgens de code voor elke subtaak, werkend met een gefocuste context die voorkomt dat ze verdwalen in irrelevante details. Zodra alle stukken zijn gegenereerd, voegt een samenvoegingsagent ze samen tot een compleet ontwerp. Cruciaal is dat het systeem een geavanceerde debug-loop bevat. Als het initiële ontwerp faalt tijdens een simulatietest, gebruikt het systeem een structurele analyse-tool om de fout terug te traceren naar de exacte regel code en de specifieële zin in het originele document die de fout veroorzaakte. Het haalt vervolgens alleen die relevante informatie op om de correctie te begeleiden, en herhaalt deze cyclus totdat het ontwerp perfect werkt.

De resultaten van deze aanpak waren opvallend toen het werd getest tegen een benchmark van real-world industriële chipontwerpen. In deze uitdagende tests, die het genereren van code voor complexe componenten zoals CPU-cores en geheugencontrollers omvatte, bereikte het nieuwe framework een succespercentage van 45 procent. Dit was meer dan het dubbele van de prestaties van de voorheen beste methoden, die slechts ongeveer 21,6 procent behaalden. De onderzoekers ontdekten dat het systeem niet alleen code produceerde die grotere kans had om correct te werken, maar dat dit ook met aanzienlijk minder computationele middelen gebeurde. Door zich te concentreren op lokale informatie in plaats van de volledige globale context, vermeed het systeem de veelvoorkomende valkuilen van het genereren van "fantoomsignalen" of mismatched verbindingen die vaak voorkomen wanneer modellen proberen te veel data tegelijk te verwerken.

Dit werk suggereert dat de sleutel tot het automatiseren van complexe engineeringtaken niet simpelweg het groter of slimmer maken van modellen is, maar het structureren van de workflow zodat deze aansluit bij hoe de informatie van nature is georganiseerd. De onderzoekers hebben aangetoond dat door de modulaire aard van hardwareontwerp te respecteren, zij een probleem dat voorheen te moeilijk was voor kunstmatige intelligentie, konden veranderen in een probleem dat zij betrouwbaar kunnen oplossen. Het framework navigeerde succesvol door de complexe debug-cycli die nodig zijn voor functionele verificatie, waarmee bewezen werd dat een gerichte, op localiteit gebaseerde aanpak de kloof kan overbruggen tussen theoretische capaciteit en praktische toepassing in de risicovolle wereld van chipontwerp.