QiMeng-ChipV-RTL: Exploiting Information Locality for IP-level Verilog Generation

El diseño de hardware digital es la arquitectura invisible detrás de cada dispositivo moderno, desde teléfonos inteligentes hasta satélites. En su núcleo reside un proceso llamado diseño de Nivel de Transferencia de Registros (RTL), donde los ingenieros traducen complejas especificaciones en lenguaje natural en miles de líneas de código preciso que le indican a un chip informático cómo comportarse. Esta traducción es notoriamente difícil y propensa al error humano, ya que requiere una comprensión profunda tanto de la lógica como del lenguaje. En años recientes, la inteligencia artificial ha mostrado potencial para automatizar esta traducción, con modelos de lenguaje extensos capaces de escribir código basado en descripciones textuales. Sin embargo, ha surgido una brecha significativa: aunque estos modelos pueden manejar tareas pequeñas y simples, tienen dificultades cuando se enfrentan a los documentos masivos e intrincados que definen los chips industriales del mundo real. El enorme volumen de información a menudo abruma a los modelos, causando que omitan detalles críticos o produzcan código que no logra funcionar.

Un equipo de investigadores ha abordado este cuello de botella con un nuevo marco de trabajo llamado ChipV-RTL, el cual cambia fundamentalmente la forma en que la inteligencia artificial aborda la generación de código de hardware. En lugar de pedirle a un único modelo que lea una especificación masiva de cien páginas y escriba el diseño de un chip entero de una sola vez, los investigadores descubrieron que los diseños de hardware poseen una cualidad natural llamada "localidad de la información". Esto significa que para escribir el código de una parte específica de un chip, como un controlador de memoria o un procesador de datos, un ingeniero solo necesita consultar la sección específica del documento que describe esa parte. No necesitan remitirse constantemente a todo el documento. Los investigadores se dieron cuenta de que, al dividir la tarea masiva en piezas más pequeñas y manejables, y alimentar al modelo únicamente con el texto relevante para cada pieza, podrían evitar la confusión que usualmente afecta a estos sistemas.

Para probar esta idea, el equipo construyó un sistema multiagente que imita a un equipo de ingenieros humanos trabajando juntos. El proceso comienza tomando un documento de diseño largo y detallado y dividiéndolo en fragmentos más pequeños y organizados. Un agente de planificación luego descompone el objetivo final en una serie de subtareas, asignando a cada una un fragmento específico del documento que contiene las instrucciones necesarias. Agentes de codificación especializados generan entonces el código para cada subtarea, trabajando con un contexto enfocado que evita que se pierdan en detalles irrelevantes. Una vez que todas las piezas son generadas, un agente de fusión las une en un diseño completo. Crucialmente, el sistema incluye un sofisticado bucle de depuración. Si el diseño inicial falla en una prueba de simulación, el sistema utiliza una herramienta de análisis estructural para rastrear el error hasta la línea exacta de código y la oración específica en el documento original que lo causó. Luego, recupera únicamente esa información relevante para guar la corrección, repitiendo este ciclo hasta que el diseño funcione perfectamente.

Los resultados de este enfoque fueron sorprendentes al ser probados contra un banco de pruebas de diseños de chips industriales del mundo real. En estas pruebas desafiantes, que involucraron la generación de código para componentes complejos como núcleos de CPU y controladores de memoria, el nuevo marco de trabajo alcanzó una tasa de éxito del 45 por ciento. Esto fue más del doble del rendimiento de los mejores métodos anteriores, que solo lograban alrededor del 21.6 por ciento. Los investigadores encontraron que el sistema no solo producía código con mayor probabilidad de funcionar correctamente, sino que también lo hacía con significativamente menos recursos computacionales. Al enfocarse en la información local en lugar de en todo el contexto global, el sistema evitó los errores comunes de generar señales "fantasma" o conexiones desajustadas que ocurren frecuentemente cuando los modelos intentan procesar demasiados datos a la vez.

Este trabajo sugiere que la clave para automatizar tareas de ingeniería complejas puede no ser simplemente hacer que los modelos sean más grandes o más inteligentes, sino más bien estructurar el flujo de trabajo para que se alinee con cómo la información está organizada naturalmente. Los investigadores demostraron que, al respetar la naturaleza modular del diseño de hardware, pudieron convertir un problema que anteriormente era demasiado difícil para la inteligencia artificial en uno que esta podía resolver de manera confiable. El marco de trabajo navegó con éxito los intrincados ciclos de depuración requeridos para la verificación funcional, demostrando que un enfoque dirigido y consciente de la localidad puede cerrar la brecha entre la capacidad teórica y la aplicación práctica en el mundo de alto riesgo del diseño de chips.