QiMeng-ChipV-RTL: Exploiting Information Locality for IP-level Verilog Generation

La progettazione di hardware digitale è l'architettura invisibile dietro ogni dispositivo moderno, dagli smartphone ai satelliti. Al suo cuore risiede un processo chiamato progettazione a livello di trasferimento di registri (Register-Transfer Level), in cui gli ingegneri traducono complesse specifiche in linguaggio naturale in migliaia di righe di codice preciso che dicono a un chip per computer come comportarsi. Questa traduzione è notoriamente difficile e soggetta all'errore umano, richiedendo una profonda comprensione sia della logica che del linguaggio. Negli ultimi anni, l'intelligenza artificiale ha mostrato una promettente capacità di automatizzare questa traduzione, con modelli linguistici di grandi dimensioni capaci di scrivere codice basandosi su descrizioni testuali. Tuttavia, è emerso un divario significativo: sebbene questi modelli possano gestire compiti piccoli e semplici, faticano quando si trovano di fronte ai documenti massicci e intricati che definiscono i chip industriali del mondo reale. Il puro volume di informazioni spesso sovraccarica i modelli, causando la perdita di dettagli critici o la produzione di codice che non funziona correttamente.

Un team di ricercatori ha affrontato questo collo di bottiglia con un nuovo framework chiamato ChipV-RTL, che cambia fondamentalmente il modo in cui l'intelligenza artificiale approccia la generazione di codice hardware. Inveve di chiedere a un singolo modello di leggere una massiccia specifica di cento pagine e scrivere l'intero design di un chip in un colpo solo, i ricercatori hanno scoperto che i design hardware possiedono una qualità naturale chiamata "località dell'informazione". Ciò significa che per scrivere il codice per una parte specifica di un chip, come un controller di memoria o un processore di dati, un ingegnere deve solo consultare la sezione specifica del documento che descrive quella parte. Non è necessario fare continuamente riferimento all'intero documento. I ricercatori si sono resi conto che scomponendo il compito massiccio in pezzi più piccoli e gestibili e fornendo al modello solo il testo pertinente per ogni pezzo, potevano aggirare la confusione che solitamente affligge questi sistemi.

Per testare questa idea, il team ha costruito un sistema multi-agente che imita un team di ingegneri umani che lavorano insieme. Il processo inizia prendendo un documento di progettazione lungo e dettagliato e suddividendolo in frammenti più piccoli e organizzati. Un agente di pianificazione suddivide l'obiettivo finale in una serie di sottotantativi, assegnando a ciascuno un pezzo specifico del documento che contiene le istruzioni necessarie. Agenti di codifica specializzati generano quindi il codice per ogni sottotantativo, lavorando con un contesto focalizzato che impedisce loro di perdersi in dettagli irrilevanti. Una volta che tutti i pezzi sono stati generati, un agente di fusione li cuce insieme in un design completo. Fondamentalmente, il sistema include un ciclo di debugging sofisticato. Se il design iniziale fallisce un test di simulazione, il sistema utilizza uno strumento di analisi strutturale per risalire l'errore fino alla riga esatta di codice e alla specifica frase del documento originale che lo ha causato. Recupera quindi solo quell'informazione pertinente per guidare la correzione, ripetendo questo ciclo finché il design non funziona perfettamente.

I risultati di questo approccio sono stati sorprendenti quando testati contro un benchmark di design di chip industriali reali. In questi test impegnativi, che consistevano nel generare codice per componenti complessi come core di CPU e controller di memoria, il nuovo framework ha raggiunto un tasso di successo del 45 percento. Questa era una performance più che doppia rispetto ai precedenti migliori metodi, che gestivano solo circa il 21,6 percento. I ricercatori hanno scoperto che il sistema non solo produceva codice con maggiore probabilità di funzionare correttamente, ma lo faceva anche con significativamente meno risorse computazionali. Concentrandosi sull'informazione locale piuttosto che sull'intero contesto globale, il sistema ha evitato le trappole comuni della generazione di segnali "fantasma" o connessioni non corrispondenti che spesso si verificano quando i modelli cercano di elaborare troppi dati contemporaneamente.

Questo lavoro suggerisce che la chiave per automatizzare compiti ingegneristici complessi potrebbe non essere semplicemente rendere i modelli più grandi o più intelligenti, ma piuttosto strutturare il flusso di lavoro in modo da allinearlo a come l'informazione è naturalmente organizzata. I ricercatori hanno dimostrato che, rispettando la natura modulare della progettazione hardware, sono riusciti a trasformare un problema che era precedentemente troppo difficile per l'intelligenza artificiale in uno che essa può risolvere in modo affidabile. Il framework ha navigato con successo gli intricati cicli di debugging richiesti per la verifica funzionale, provando che un approccio mirato e consapevole della località può colmare il divario tra capacità teorica e applicazione pratica nell'alto rischio mondo della progettazione di chip.