← Derniers articles
🤖 machine learning

QiMeng-ChipV-RTL: Exploiting Information Locality for IP-level Verilog Generation

Cet article introduit ChipV-RTL, un cadre multi-agents qui exploite la localité de l'information pour décomposer la génération complexe de Verilog au niveau IP en sous-tâches gérables, surpassant de manière significative les modèles de pointe existants en atteignant un taux de réussite de 45,0 % sur le benchmark RealBench.

Auteurs originaux : Hanqi Lyu, Di Huang, Yaoyu Zhu, Kangcheng Liu, Bohan Dou, Chongxiao Li, Pengwei Jin, Shuyao Cheng, Rui Zhang, Zidong Du, Qi Guo, Xing Hu, Yunji Chen

Publié 2026-08-26
📖 4 min de lecture☕ Lecture pause café

Auteurs originaux : Hanqi Lyu, Di Huang, Yaoyu Zhu, Kangcheng Liu, Bohan Dou, Chongxiao Li, Pengwei Jin, Shuyao Cheng, Rui Zhang, Zidong Du, Qi Guo, Xing Hu, Yunji Chen

Article original sous licence CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/). Ceci est une explication générée par l'IA de l'article ci-dessous. Elle n'a pas été rédigée ni approuvée par les auteurs. Pour une précision technique, consultez l'article original. Lire la clause de non-responsabilité complète

La conception de matériel numérique est l'architecture invisible derrière chaque appareil moderne, des smartphones aux satellites. À son cœur se trouve un processus appelé conception au niveau de transfert de registres (RTL), où les ingénieurs traduisent des spécifications complexes en langage naturel en des milliers de lignes de code précises qui dictent le comportement d'une puce informatique. Cette traduction est notoirement difficile et sujette à l'erreur humaine, exigeant une compréhension profonde à la fois de la logique et du langage. Ces dernières années, l'intelligence artificielle a montré des signes prometteurs dans l'automatisation de cette traduction, avec des modèles de langage étendus capables d'écrire du code à partir de descriptions textuelles. Cependant, un fossé important est apparu : si ces modèles peuvent gérer des tâches petites et simples, ils peinent lorsqu'ils sont confrontés aux documents massifs et complexes qui définissent les puces industrielles du monde réel. Le volume considérable d'informations submerge souvent les modèles, les amenant à omettre des détails critiques ou à produire un code qui ne fonctionne pas.

Une équipe de chercheurs a abordé ce goulot d'étranglement avec un nouveau cadre appelé ChipV-RTL, qui change fondamentalement la manière dont l'intelligence artificielle aborde la génération de code matériel. Au lieu de demander à un seul modèle de lire une spécification massive de cent pages et de rédiger l'intégralité de la conception d'une puce en une seule fois, les chercheurs ont découvert que les conceptions matérielles possèdent une qualité naturelle appelée « localité de l'information ». Cela signifie que pour écrire le code d'une partie spécifique d'une puce, telle qu'un contrôleur de mémoire ou un processeur de données, un ingénieur n'a besoin de consulter que la section spécifique du document décrivant cette partie. Il n'a pas besoin de se référer constamment à l'ensemble du document. Les chercheurs ont réalisé qu'en divisant la tâche massive en morceaux plus petits et gérables, et en ne fournissant au modèle que le texte pertinent pour chaque morceau, ils pouvaient contourner la confusion qui frappe habituellement ces systèmes.

Pour tester cette idée, l'équipe a construit un système multi-agents qui imite une équipe d'ingénieurs humains travaillant ensemble. Le processus commence par la prise d'un document de conception long et détaillé, qui est ensuite divisé en fragments plus petits et organisés. Un agent de planification décompose l'objectif final en une série de sous-tâches, assignant à chacune d'elles un fragment spécifique du document contenant les instructions nécessaires. Des agents de codage spécialisés génèrent ensuite le code pour chaque sous-tâche, travaillant avec un contexte ciblé qui les empêche de s'égarer dans des détails non pertinents. Une fois que toutes les pièces sont générées, un agent de fusion les assemble pour former une conception complète. Crucialement, le système inclut une boucle de débogage sophistiquée. Si la conception initiale échoue à un test de simulation, le système utilise un outil d'analyse structurelle pour remonter l'erreur jusqu'à la ligne de code exacte et à la phrase spécifique du document original qui l'a causée. Il récupère ensuite uniquement l'information pertinente pour guider la correction, répétant ce cycle jusqu'à ce que la conception fonctionne parfaitement.

Les résultats de cette approche ont été frappants lors des tests contre un banc d'essai de conceptions de puces industrielles réelles. Dans ces tests exigeants, qui impliquaient la génération de code pour des composants complexes tels que des cœurs de CPU et des contrôleurs de mémoire, le nouveau cadre a atteint un taux de réussite de 45 pour cent. C'était plus du double de la performance des meilleures méthodes précédentes, qui ne parvenaient qu'à environ 21,6 pour cent. Les chercheurs ont constaté que le système produisait non seulement un code plus susceptible de fonctionner correctement, mais qu'il le faisait également avec nettement moins de ressources de calcul. En se concentrant sur l'information locale plutôt que sur l'ensemble du contexte global, le système a évité les pièges courants de la génération de signaux « fantômes » ou de connexions mal assorties qui surviennent souvent lorsque les modèles tentent de traiter trop de données à la fois.

Ce travail suggère que la clé pour automatiser des tâches d'ingénierie complexes ne réside peut-être pas simplement dans le fait de rendre les modèles plus grands ou plus intelligents, mais plutôt dans la structuration du flux de travail pour qu'il s'aligne sur la manière dont l'information est naturellement organisée. Les chercheurs ont démontré qu'en respectant la nature modulaire de la conception matérielle, ils pouvaient transformer un problème auparavant trop difficile pour l'intelligence artificielle en un problème qu'elle pouvait résoudre de manière fiable. Le cadre a réussi à naviguer dans les cycles de débogage complexes requis pour la vérification fonctionnelle, prouvant qu'une approche ciblée et sensible à la localité peut combler le fossé entre la capacité théorique et l'application pratique dans le monde à enjeux élevés de la conception de puces.

Noyé(e) sous les articles dans votre domaine ?

Recevez des digests quotidiens des articles les plus récents correspondant à vos mots-clés de recherche — avec des résumés techniques, dans votre langue.

Essayer Digest →