A Fully Streaming Low-Latency FPGA Architecture for Range-Doppler SAR Processing Using Radix-2 SDF FFT

تخيل كاميرا يمكنها الرؤية عبر السحب، والمطر، وفي عتمة الليل، لتلتقط صوراً تفصيلية لسطح الأرض من طائرة متحركة أو قمر صناعي. هذه هي قوة رادار الفتحة الاصطناعية (SAR)، وهي تقنية أصبحت أساسية لرسم خرائط كوكبنا، ومراقبة الكوارث، وتوجيه الأنظمة ذاتية القيادة. ولتحويل الإشارات اللاسلكية الخام المرتدة من الأرض إلى صورة واضحة، يجب أن تخضع البيانات لتحول رياضي معقد يُعرف بخوارزمية "نطاق-دوبلر" (Range-Doppler). تتضمن هذه العملية خطوتين رئيسيتتين: أولاً، شحذ الصورة على طول الاتجاه الذي يشير إليه شعاع الرادار، وثانياً، شحذها على طول اتجاه حركة الطائرة. ولعقود من الزمن، كانت الطريقة القياسية لبناء الرقائق الحاسوبية التي تؤدي هذه المهمة هي الانتظار حتى تكتمل الصورة بالكامل في الخطوة الأولى قبل البدء في الخطوة الثانية. هذا النهج، رغم بساطة إدارته، يخلق عنق زجاجة كبيراً: حيث تظل الآلة خاملة، تنتظر تخزين وتنظيم كتلة ضخمة من البيانات قبل أن تتمكن من بدء المرحلة التالية من العمل.

اقترح باحث يدعى عباس فدفي طريقة مختلفة لتنظيم هذا العمل، وهي طريقة تلغي فترة الانتظار تماماً. في دراسة نُشرت في أغسطس 2026، وصف فدفي تصميماً جديداً لمصفوفة البوابات المنطقية القابلة للبرمجة ميدانياً (FPGA)، وهي نوع من الرقائق الحاسوبية القابلة لإعادة التشكيل والتي تُستخدم غالباً في معالجة الإشارات عالية السرعة. فبدلاً من تخزين الصورة الوسيطة بأكمل तिचा في ذاكرة مؤقتة مركزية ضخمة، يقوم التصميم الجديد بتوزيع التخزين اللازم عبر مسار المعالجة نفسه. ومن خلال التنظيم الدقيق لتوقيت تدفق البيانات واستخدام أنواع محددة من المرشحات الرقمية، يسمح النظام لخطوة الشحذ الثانية بالبدء بمجرد جاهزية القطع الأولى من البيانات. وهذا يعني أن مرحلتي تكوين الصورة يمكن أن تحدثا في وقت واحد، بدلاً من أن تتبعا بعضهما البعض. والنتيجة هي معالج يقدم أول نقطة صورة واضحة بسرعة أكبر بكثير ويعالج الصورة بأكملها في نصف الوقت تقريباً، دون الحاجة إلى أجهزة أقوى أو تغيير الرياضيات الأساسية.

تكمن المشكلة الجوهرية في معالجة الرادار التقليدية في كيفية انتقال البيانات عبر النظام. فعندما يمسح الرادار منطقة ما، فإنه يجمع شبكة واسعة من الأرقام التي تمثل قوة الإشارات المرتدة. ولإنشاء صورة مركزة، يجب على الحاسوب إجراء سلسلة من الحسابات على هذه الأرقام، وتحديداً باستخدام طريقة تسمى "تحويل فوريه السريع" (Fast Fourier Transform). في تصميمات الـ FPGA التقليدية، ينهي الحاسوب حساب أول مجموعة من عمليات الشحذ لكل خط من خطوط الصورة ويخزن جميع تلك النتائج في كتلة ذاكرة ثنائية الأبعاد ضخمة. وفقط بعد امتلاء هذه الكتلة بالكامل، يبدأ الحاسوب في المجموعة الثانية من الحسابات. وهذا يخلق تأخيراً طويلاً لأن النصف الثاني من المعالج يظل فارغاً بينما يعمل النصف الأول على ملء الذاكرة. إنه يشبه إلى حد كبير خط تجميع في مصنع حيث تقوم المحطة الأولى ببناء سيارة وتقوم بركنها في ساحة انتظار ضخمة، ولا يمكن للمحطة الثانية البدء في طلاء السيارة حتى تمتلئ الساحة بالكامل بالسيارات الجاهزة.

لقد أزال حل فدفي "ساحة الانتظار" هذه تماماً. يستخدم التصميم الجديد نوعاً معيناً من المعالجات الرقمية يُعرف باسم بنية "تغذية التأخير أحادية المسار من الدرجة الثانية" (radix-2 single-path delay feedback architecture). في هذا الإعداد، لا تكون الذاكرة المطلوبة لحفظ البيانات وحدة تخزين منفصلة وضخمة، بل يتم بناؤها مباشرة داخل خطوات مسار الحساب. وبينما تتدفق البيانات عبر المعالج، فإنها تمر عبر مناطق احتجاز صغيرة ومؤقتة هي جزء من عملية الحساب نفسها. ومن خلال تنظيم تدفق البيانات بحيث تتدفق مخرجات مرحلة الحساب الأولى بشكل طبيعي إلى مدخلات المرحلة الثانية دون الحاجة إلى إعادة ترتيبها أو تخزينها في كتلة مركزية، يمكن للنظام بدء المرحلة الثانية من المعالجة بمجرد ظهور أولى نقاط البيانات. وهذا يسمح بتداخل معالجة "النطاق" و"السمت" (range and azimuth processing)، مما يبقي كل جزء من الآلة مشغولاً منذ البداية.

اختبر الباحثون هذه الفكرة من خلال بناء نموذج كامل للنظام وتشغيله على شريحة FPGA متوسطة المدى، وهي Xilinx Kintex UltraScale. لقد قاموا ببرمجة الشريحة للتعامل مع سيناريو رادار قياسي يتضمن 512 خطاً من البيانات، حيث يحتوي كل خط على 1,024 عينة. كانت النتائج مذهلة؛ ففي النهج التقليدي القائم على الإطارات، كان على النظام الانتظار 525,824 دورة ساعة قبل أن يتمكن من إنتاج أول بكسل مخرج. أما مع بنية التدفق الجديدة، فقد انخفض وقت الانتظار هذا إلى 2,048 دورة ساعة فقط. علاوة على ذلك، انخفض الوقت الإجمالي المطلوب لمعالجة إطار الصورة بالكامل من أكثر من 1.05 مليون دورة ساعة إلى حوالي 526,000 دورة ساعة. ويمثل هذا انخفاضاً بنسبة تقارب النصف في إجمالي وقت المعالجة، ولم يتحقق ذلك من خلال جعل الحسابات الفردية أسرع، بل من خلال تغيير الترتيب الذي تحدث به.

والأهم من ذلك، تؤكد الدراسة أن هذا التسريع لا يأتي على حساب الدقة أو زيادة التعقيد. فقد تحقق الباحثون من أن الصور التي أنتجتها شريحة التدفق الجديدة كانت متطابقة رياضياً مع تلك التي أنتجتها الطريقة التقليدية، مع وجود فروق ضئيلة جداً ناتجة عن التقريب القياسي للأرقام في الحواسيب الرقمية. كما حافظ التصميم على سرعة ثابتة، حيث ينتج نقطة بيانات كاملة واحدة في كل دورة ساعة بمجرد امتلاء المسار الأولي. وبينما ظل إجمالي كمية الذاكرة المستخدمة على الشريحة مشابهاً للتصميم القديم، إلا أن طريقة استخدام تلك الذاكرة تغيرت جذرياً؛ فبدلاً من أن تعمل كحاوية تخزين سلبية بين مهمتين منفصلتين، أصبحت الذاكرة جزءاً نشطاً من التدفق المستمر، حيث تحتفظ بالبيانات فقط لفترة كافية لمزامنة مرحلتي المعالجة.

يُظهر هذا العمل أن المكاسب الكبيرة في الأداء في تصوير الرادار في الوقت الف वास्तविक يمكن تحقيقها من خلال جدولة البنية التحتية بدلاً من القوة الحسابية الخام. فمن خلال إعادة تنظيم كيفية انتقال البيانات عبر الشريحة، أنشأ الباحثون نظاماً حتمياً، بمعنى أن توقيته قابل للتنبؤ به ومتسق، وعالي الكفاءة. وتشير النتائج إلى أن أنظمة الرادار المستقبلية يمكن أن تقدم صوراً بزمن انتقال أقل بكثير، مما يسمح باتخاذ قرارات أسرع في التطبيقات التي يكون فيها كل جزء من الثانية حاسماً. وتخلص الدراسة إلى أن نهج التدفق هذا يوفر مساراً عملياً للتغلب على التأخيرات طويلة الأمد في معالجة رادار الفتحة الاصطناعية، مما يثبت أن الطريقة الأكثر فعالية لتسريع عملية ما ليست دائماً بالعمل بجهد أكبر، بل بالعمل بترتيب مختلف.