A Fully Streaming Low-Latency FPGA Architecture for Range-Doppler SAR Processing Using Radix-2 SDF FFT

Stel je een camera voor die door wolken, regen en de diepste duisternis kan kijken, en gedetailleerde beelden van het aardoppervlak vastlegt vanuit een bewegend vliegtuig of satelliet. Dit is de kracht van synthetic aperture radar (SAR), een technologie die essentieel is geworden voor het in kaart brengen van onze planeet, het monitoren van rampen en het begeleiden van autonome systemen. Om de ruwe radiosignalen die van de grond weerkaatsen om te zetten in een helder beeld, moet de data een complexe wiskundige transformatie ondergaan die bekend staat als het Range-Doppler-algoritme. Dit proces bestaat uit twee hoofdfasen: eerst het verscherpen van het beeld in de richting waarin de radarstraal wijst, en daarna het verscherpen langs de richting waarin het vliegtuig vliegt. Decennialang was de standaardmanier om de computerchips te bouwen die deze taak uitvoeren, het wachten tot het volledige beeld volledig is gevormd in de eerste stap voordat de tweede stap wordt gestart. Deze aanpak, hoewel eenvoudig te beheren, creëert een aanzienlijke flessenhals: de machine zit stil in afwachting van een enorme blok aan data dat opgeslagen en georganiseerd moet worden voordat de volgende fase van het werk kan beginnen.

Een onderzoeker genaamd Abbas Fadavi heeft een andere manier voorgesteld om dit werk te organiseren, een manier die de wacjesperiode volledig elimineert. In een studie gepubliceerd in augustus 2026 beschrijft Fadavi een nieuw ontwerp voor de field-programmable gate array, of FPGA, een type herconfigureerbare computerchip die vaak wordt gebruikt voor snelle signaalverwerking. In plaats van het gehele tussenliggende beeld op te slaan in een grote, gecentraliseerde geheugenbuffer, verspreidt de nieuwe architectuur de benodigde opslag over de verwerkingspijplijn zelf. Door de timing van de datastroom zorgvuldig af te stemmen en specifieke soorten digitale filters te gebruiken, stelt het systeem de tweede verscherpingsstap in staat te beginnen op het moment dat de eerste stukjes data klaar zijn. Dit betekent dat de twee fasen van beeldvorming tegelijkertijd kunnen plaatsvinden, in plaats van na elkaar. Het resultaat is een processor die het eerste heldere beeldpunt veel sneller levert en het volledige beeld in ongeveer de helft van de tijd verwerkt, zonder dat er krachtigere hardware nodig is of de onderliggende wiskunde verandert.

De kern van het probleem in traditionele radarverwerking is hoe data door het systeem beweegt. Wanneer een radar een gebied scant, verzamelt hij een enorm raster van getallen die de sterkte van de terugkerende signalen vertegenwoordigen. Om een gefocust beeld te creëren, moet de computer een reeks berekeningen op deze getallen uitvoeren, specifiek met behulp van een methode die de Fast Fourier Transform wordt genoemd. In conventionele FPGA-ontwerpen voltooit de computer eerst de eerste set verscherping voor elke regel van het beeld en slaat al die resultaten op in een grote tweedimensionale geheugenblok. Pas nadat dit volledige blok is gevuld, begint de computer aan de tweede set berekeningen. Dit creëert een lange vertraging omdat de tweede helft van de processor leeg is terwijl de eerste helft werkt om het geheugen te vullen. Het is een beetje als een fabriekslijn waar de eerste werkstation een auto bouwt en deze op een enorme parkeerplaats zet, en de tweede werkstation niet kan beginnen met het spuiten van de auto totdat de hele parkeerplaats vol staat met afgewerkte voertuigen.

Fadavi's oplossing verwijdert de parkeerplaats volledig. Het nieuwe ontwerp maakt gebruik van een specifiek type digitale processor dat bekend staat als een radix-2 single-path delay feedback architectuur. In deze opstelling is het geheugen dat nodig is om data vast te houden geen aparte, grote opslageenheid, maar is het direct ingebouwd in de stappen van de berekeningspijplijn. Terwijl de data door de processor stroomt, passeert het kleine, tijdelijke wachtruimtes die deel uitmaken van het berekeningsproces zelf. Door de datastroom zo te regelen dat de output van de eerste berekeningsfase natuurlijk de input van de tweede fase voedt zonder dat deze opnieuw geordend of in een centraal blok opgeslagen hoeft te worden, kan het systeem met de tweede fase van verwerking beginnen zodra de eerste paar datapunten verschijnen. Hierdoor kunnen de range- en azimuthverwerking overlappen, waardoor elk deel van de machine vanaf het begin druk blijft.

De onderzoekers testten dit idee door een volledig model van het systeem te bouwen en dit te draaien op een specifieke mid-range FPGA-chip, de Xilinx Kintex UltraScale. Ze programmeerden de chip om een standaard radarscenario te verwerken met 512 regels aan data, waarbij elke regel 1.024 samples bevat. De resultaten waren opmerkelijk. In de traditionele frame-gebaseerde aanpak moest het systeem 525.824 klokcycli wachten voordat het het allereerste outputpixel kon produceren. Met de nieuwe streamingarchitectuur daalde die wachttijd naar slechts 2.048 klokcycli. Bovendien viel de totale tijd die nodig is om het volledige beeldframe te verwerken van meer dan 1,05 miljoen klokcycli naar ongeveer 526.000 klokcycli. Dit vertegenwoordigt een vermindering van bijna de helft in de totale verwerkingstijd, bereikt niet door de individuele berekeningen sneller te maken, maar door de volgorde waarin ze plaatsvinden te veranderen.

Cruciaal is dat de studie bevestigt dat deze versnelling niet ten koste gaat van de nauwkeurigheid of een verhoogde complexiteit. De onderzoekers verifieerden dat de beelden geproduceerd door de nieuwe streamingchip wiskundig identiek waren aan die van de traditionele methode, met slechts minuscule verschillen veroorzaakt door de standaard afronding van getallen in digitale computers. Het ontwerp behield ook een constante snelheid, waarbij elke klokcyclus één volledig datapunt produceerde zodra de initiële pijplijn gevuld was. Hoewel de totale hoeveelheid geheugen die op de chip werd gebruikt vergelijkbaar was met die van het oude ontwerp, veranderde de manier waarop dat geheugen werd gebruikt fundamenteel. In plaats van te fungeren als een passieve opslagbak tussen twee aparte taken, werd het geheugen een actief onderdeel van de continue stroom, waarbij het data slechts lang genoeg vasthield om de twee verwerkingsfasen te synchroniseren.

Dit werk demonstreert dat aanzienlijke prestatiewinsten in real-time radarbeelden kunnen worden behaald door middel van architecturale planning in plaats van brute rekenkracht. Door te reorganiseren hoe data door de chip beweegt, hebben de onderzoekers een systeem gecreëerd dat deterministisch is, wat betekent dat de timing voorspelbaar en consistent is, en zeer efficiënt. De bevindingen suggereren dat toekomstige radarsystemen beelden kunnen leveren met een veel lagere latentie, wat snellere besluitvorming mogelijk maakt in toepassingen waar elke fractie van een seconde telt. De studie concludeert dat deze streamingaanpak een praktisch pad biedt om de langdurige vertragingen in de verwerking van synthetic aperture radar te overwinnen, waarmee wordt bewezen dat de meest effectieve manier om een proces te versnellen soms niet is om harder te werken, maar om in een andere volgorde te werken.