🔬 science des matériaux

Efficient Simulation of Gate Leakage Currents in Ultra-scaled Transistors from First Principles

Cet article présente une méthode étendue de frontière de transmission quantique (QTBM) qui calcule efficacement les courants de fuite de grille ab initio dans les transistors à effet de champ ultra-scalés en WS $_2$ -hBN en surmontant les défis liés aux conditions aux limites ouvertes et aux systèmes linéaires creux non structurés, surpassant ainsi les techniques de pointe pour les dispositifs dont la longueur de grille dépasse 25 nm.

Auteurs originaux : Mauro Dossena, Nicolas Vetsch, Alexander Maeder, Anders Winka, Vincent Maillou, Denghui Lu, Alexandros Nikolaos Ziogas, Jiang Cao, Mathieu Luisier

Publié 2026-11-02

📖 4 min de lecture☕ Lecture pause café

CC BY 4.0

Auteurs originaux : Mauro Dossena, Nicolas Vetsch, Alexander Maeder, Anders Winka, Vincent Maillou, Denghui Lu, Alexandros Nikolaos Ziogas, Jiang Cao, Mathieu Luisier

Article original sous licence CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/). ✨ Ceci est une explication générée par l'IA de l'article ci-dessous. Elle n'a pas été rédigée ni approuvée par les auteurs. Pour une précision technique, consultez l'article original. Lire la clause de non-responsabilité complète

Dans la quête incessante pour rendre les appareils électroniques plus petits et plus rapides, les ingénieurs sont confrontés à un obstacle physique fondamental : la grille. Dans un transistor moderne, la grille agit comme un interrupteur, contrôlant le flux d'électricité à travers un canal. Pour rendre l'interrupteur plus sensible et réactif, la couche isolante située sous cette grille doit être incroyablement fine. Cependant, lorsque cette couche devient trop mince, les électrons commencent à effectuer des effets de tunnel. Au lieu d'obéir aux règles de l'interrupteur et de rester sur leur chemin désigné, ils traversent par effet tunnel quantique l'isolant et fuient vers la grille. Cette fuite gaspille de l'énergie et génère de la chaleur, rendant potentiellement les futures générations d'ordinateurs ultra-compacts inefficaces, voire inutilisables. Pour concevoir de meilleurs dispositifs, les scientifiques doivent être capables de prédire exactement quelle quantité de courant fuira, mais calculer cela pour les matériaux minuscules et complexes utilisés dans les puces de nouvelle génération a longtemps été un cauchemar informatique.

Une équipe de chercheurs de l'ETH Zurich a maintenant développé une nouvelle façon de résoudre ce problème, leur permettant de simuler la fuite de grille dans des transistors bien plus grands et plus réalistes que ce qui était possible auparavant. Leurs travaux se concentrent sur un type spécifique de futur transistor construit à partir d'un assemblage de matériaux : un canal fait de disulfure de tungstène, une couche isolante de nitrure de bore hexagonal et une grille métallique faite de platine. Dans ces dispositifs, la grille est située directement au-dessus du canal, créant une vaste zone où les électrons peuvent s'échapper. Le défi pour les informaticiens est que les équations mathématiques requises pour suivre ces électrons en fuite deviennent si complexes et nombreuses que les superordinateurs standards tombent à court de temps et de mémoire avant de pouvoir terminer le calcul, surtout lorsque la grille est plus longue que quelques nanomètres.

Les chercheurs ont surmonté ce goulot d'étranglement en changeant leur approche mathématique du problème, en le divisant en deux parties gérables. Premièrement, ils ont réalisé qu'il était inutile et inefficace de traiter l'ensemble de la grille comme un seul bloc massif et solide. Au lieu de cela, ils ont divisé la grille en petites unités répétitives. En calculant le comportement d'une seule petite unité, puis en recollant mathématiquement ces résultats, ils pouvaient modéliser l'ensemble de la grille sans avoir à résoudre les équations impossibles pour l'ensemble en une seule fois. Cette approche est similaire à la manière dont on pourrait estimer le poids total d'une longue chaîne en pesant un seul maillon et en le multipliant, plutôt que de soulever toute la chaîne.

Deuxièmement, ils ont abordé la question des données désordonnées et non structurées qui surviennent lorsque les électrons interagissent avec la grille. Les méthodes standard pour résoudre ces équations créent un effet de « remplissage », où la mémoire de l'ordinateur s'encombre de données inutiles, ralentissant tout le processus. L'équipe a introduit une technique qui simplifie la description de l'influence de la grille, éliminant les informations redondantes tout en préservant l'essentiel de la physique. Cela leur a permis d'utiliser un algorithme plus efficace pour résoudre les équations restantes, transformant un problème qui aurait nécessité des heures ou des jours de calcul en un problème pouvant être résolu en quelques minutes.

Les résultats de cette nouvelle méthode sont frappants. Les chercheurs ont testé leur approche sur un transistor avec une longueur de grille de 6,4 nanomètres, comparant leurs calculs simplifiés à une simulation complète et rigoureuse. Les résultats concordaient presque parfaitement, prouvant que leurs raccourcis n'avaient pas sacrifié la précision. Encouragés par cette validation, ils ont poussé la simulation à une longueur de grille de 25,6 nanomètres, une taille représentative des dispositifs réels mais qui était auparavant trop grande pour être simulée avec ce niveau de détail. Ils ont réussi à calculer comment les électrons effectuent un effet tunnel de la source et du drain vers la grille, identifiant les niveaux d'énergie spécifiques où la fuite est la plus probable.

Ce travail démontre qu'il est désormais possible de modéliser la fuite de grille dans des transistors ultra-réduits avec une grande précision, même lorsque la grille s'étend sur une partie significative du canal. En combinant ces deux innovations mathématiques, l'équipe a supprimé la barrière informatique qui limitait auparavant de telles études à des structures artificielles minuscules. Cette capacité ouvre la voie aux ingénieurs pour tester différentes combinaisons de matériaux et de conceptions de grilles sur un ordinateur avant de les construire en laboratoire, garantissant que les futurs transistors puissent être rendus plus petits et plus efficaces sans succomber au problème de la fuite de courant.

Résumé technique : Simulation efficace des courants de fuite de grille dans les transistors ultra-scalés à partir de premiers principes

Énoncé du problème
À mesure que les dimensions des transistors et l'épaisseur d'oxyde équivalente (EOT) continuent de miniaturiser, les courants de fuite de grille deviennent un facteur limitant critique pour les futures technologies. Ce problème est particulièrement aigu pour les commutateurs logiques utilisant des dichalcogénures de métaux de transition bidimensionnels (TMDC), tels que le $\text{WS}_2$ , qui ne possèdent pas d'oxydes intrinsèques. Bien que des solveurs de transport quantique (QT) ab initio aient été employés pour étudier les interfaces semi-conducteur-diélectrique, ils n'ont pas encore été appliqués efficacement aux fuites de grille. Les outils de QT conventionnels modélisent généralement l'injection de porteurs uniquement au niveau de la source et du drain. L'introduction d'une troisième voie d'injection à la grille — une région spatiale étendue couvrant l'ensemble du canal — crée deux goulots d'étranglement computationnels significatifs :

Conditions limites ouvertes (OBC) : Le calcul de l'auto-énergie et des matrices d'injection pour le contact de grille nécessite la résolution de problèmes de valeurs propres non linéaires (NEVP). Le coût computationnel de ces NEVP suit une loi de puissance cubique ( $O(N^3)$ ) par rapport au nombre d'orbitales, rendant les calculs pour de longues électrodes de grille prohibitifs.
Résolution de systèmes linéaires : La présence du contact de grille modifie le motif de parcimonie (sparsity pattern) de la matrice du système ( $ES - H - \Sigma_B$ ), le rendant non structuré. Ce motif non structuré provoque un « remplissage » (fill-in) excessif lors de la factorisation LU directe et empêche l'application efficace des techniques standard d'élimination de Gauss par blocs, comme l'algorithme de la fonction de Green récursive (RGF).

Méthodologie
Pour relever ces défis, les auteurs étendent la méthode de la frontière de transmission quantique (QTBM) en utilisant deux approximations principales :

Expansion de Bloch des conditions limites ouvertes :
Pour atténuer la mise à l'échelle cubique des NEVP, le contact de grille complet (Cellule Complète, FC) est décomposé en cellules unitaires (UC) plus petites et répétables. En supposant la périodicité selon les directions transversales, les auteurs appliquent une expansion de Bloch. Ils calculent l'auto-énergie de frontière ( $\sigma^B_G$ ) et la matrice d'injection ( $inj_G$ ) pour une cellule unitaire à travers une grille de vecteurs d'onde auxiliaires ( $k_a, k_b$ ). Ces éléments sont ensuite reconstruits pour former les matrices de contact completes ( $\Sigma^B_G$ et $Inj_G$ ) à l'aide de produits de Kronecker. Bien que cela soit exact pour des cellules périodiques infinies, cela sert d'approximation validée pour des longueurs de grille finies.
Décomposition de rang faible de la matrice du système :
Pour gérer la parcimonie non structurée, l'auto-énergie de la grille $\Sigma^B_G$ est approximée par une décomposition de rang faible ( $\Sigma^B_G \approx R_G \Lambda^{-1}_G \bar{\phi}_G$ ), où le rang $n_G$ est nettement inférieur à la dimension de la matrice $N_G$ . En combinant cette décomposition avec l'identité de Woodbury, les auteurs reformulent l'équation de la QTBM. Cette modification déplace les termes d'auto-énergie de la matrice du système vers le vecteur d'injection du second membre. La matrice du système retrouve alors un motif de parcimonie structuré, devient hermitienne et est susceptible d'être traitée par une élimination de Gauss par blocs efficace (spécifiquement, un algorithme de Thomas par blocs).

Contributions clés

Extension de la QTBM : L'article présente une extension novatrice du cadre de la QTBM capable de gérer des dispositifs multi-terminaux avec de larges contacts de grille au niveau ab initio.
Efficacité algorithmique : La combinaison de l'expansion de Bloch et de l'approximation de rang faible réduit la complexité computationnelle des calculs d'OBC et permet de résoudre de grands systèmes linéaires non structurés qui étaient auparavant insolubles.
Application aux premiers principes : La méthode est appliquée à un transistor FET à base de $\text{WS}_2$ monocouche avec un diélectrique hBN de 1,8 nm et une grille en Pt, en utilisant des matrices de la théorie de la fonctionnelle de la densité (DFT) générées par CP2K et traitées par le solveur open-source quatrex.

Résultats
La méthode proposée a été validée et testée sur une structure de transistor $\text{WS}_2\text{-hBN-Pt}$ :

Validation : Les comparaisons entre la référence de rang complet, l'approximation de rang faible et l'approche combinée expansion de Bloch/rang faible pour une longueur de grille ( $L_g$ ) de 6,4 nm montrent un excellent accord pour les fonctions de transmission drain-vers-grille, confirmant la validité des approximations.
Scalabilité : La méthode a simulé avec succès des dispositifs avec des longueurs de grille allant jusqu'à $L_g = 25,6$ nm. En revanche, traiter la grille comme un bloc complet unique a limité les simulations à $L_g \leq 12,8$ nm en raison des contraintes de mémoire et de temps.
Gains de performance :
- Calcul d'OBC : La méthode d'expansion de Bloch a permis des accélérations allant jusqu'à 5,0 $\times$ et des économies de mémoire allant jusqu'à 5,0 $\times$ pour $L_g = 12,8$ nm par rapport à l'approche de cellule complète.
- Résolution du système : L'approximation de rang faible, résolue via un algorithme de Thomas par blocs personnalisé, a produit des accélérations de temps d'exécution allant jusqu'à 7,8 $\times$ et des économies de mémoire de 2,8 $\times$ à $L_g = 22,4$ nm par rapport au solveur de rang complet (cuDSS).
Aperçus physiques : Les simulations ont révélé des pics distincts dans les fonctions de transmission source-vers-grille et drain-vers-grille autour de 7,55 eV, correspondant aux états de la bande de conduction dans le canal de $\text{WS}_2$ . La transmission drain-vers-grille a été observée comme étant plus importante que la transmission source-vers-grille, ce qui est cohérent avec la chute de potentiel plus abrupte du côté du drain.

Signification
Les auteurs affirment que ce travail permet le calcul ab initio des fonctions de transmission de fuite de grille pour des dispositifs nanoélectroniques réalistes avec des canaux 2D et des longueurs de grille dépassant 25 nm. En surmontant les barrières computationnelles associées aux larges contacts de grille, cette approche ouvre la voie à l'étude de l'influence de diverses couches diélectriques sur les propriétés de fuite des FET ultra-scalés, une capacité auparavant indisponible dans les solveurs QT standards.

Articles similaires