⚡ electrical engineering

A Fully Tunable Ultra-Low Power Current-Mode Memory Cell in Standard CMOS Technology

यह शोध पत्र एक पूर्णतः ट्यूनेबल, अल्ट्रा-लो पावर, नौ-ट्रांजिस्टर CMOS करंट-मोड मेमोरी सेल प्रस्तुत करता है जो सुदृढ़ द्वि-स्थिर स्विचिंग (बाइस्टेबल स्विचिंग) को सक्षम करता है और न्यूरोमॉर्फिक कंप्यूटिंग में एसिंक्रोनस स्पाइक-आधारित लॉजिक गेट्स और शोर-प्रतिरोधी रिकरेंट यूनिट्स के लिए एक बहुमुखी प्रिमिटिव के रूप में कार्य करता है।

मूल लेखक: Arthur Fyon, Loris Mendolia, Jean-Michel Redouté, Alessio Franci, Guillaume Drion

प्रकाशित 2026-05-11

📖 6 मिनट में पढ़ें🧠 गहराई से पढ़ें

CC BY 4.0

मूल लेखक: Arthur Fyon, Loris Mendolia, Jean-Michel Redouté, Alessio Franci, Guillaume Drion

मूल पेपर CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/) के तहत लाइसेंस किया गया है। ✨ नीचे दिए गए पेपर की यह व्याख्या AI से तैयार की गई है। इसे लेखकों ने न तो लिखा है, न इसका समर्थन किया है। तकनीकी सटीकता के लिए मूल पेपर देखें। पूरा डिस्क्लेमर पढ़ें

कल्पना कीजिए कि आप एक बहुत ही छोटे, बैटरी से चलने वाले उपकरण के लिए एक अत्यंत कुशल मस्तिष्क बनाने की कोशिश कर रहे हैं, जैसे कि एक स्मार्ट सेंसर जिसे अपनी बैटरी बदले बिना वर्षों तक चलना चाहिए। वर्तमान कंप्यूटरों की सबसे बड़ी समस्या यह है कि उन्हें जानकारी को "मेमोरी" (जहाँ सूचना संग्रहीत की जाती है) और "प्रोसेसर" (जहाँ गणना की जाती है) के बीच लगातार इधर-उधर ले जाना पड़ता है। यह एक शेफ की तरह है जिसे नमक की एक चुटकी के लिए भी बार-बार रसोई घर (पेंट्री) के चक्कर लगाने पड़ते हैं; इससे बहुत अधिक ऊर्जा और समय बर्बाद होता है।

यह शोध पत्र एक नए, छोटे इलेक्ट्रॉनिक घटक को पेश करता है जो एक एकल, अत्यंत कम-शक्ति वाले स्विच में मेमोरी और लॉजिक (तर्क) दोनों को जोड़कर इस समस्या को हल करता है। यह कैसे काम करता है, इसे सरल उपमाओं के माध्यम से यहाँ समझाया गया है:

1. "स्मार्ट डोर" (शमिट ट्रिगर - Schmitt Trigger)

इस मुख्य आविष्कार को एक स्मार्ट दरवाजे के रूप में सोचें जो न केवल तब खुलता है जब आप इसे धक्का देते हैं; बल्कि यह याद रखता है कि आपने पिछली बार इसे किस दिशा में धक्का दिया था।

समस्या: सामान्य स्विच चंचल होते हैं। यदि आप दरवाजे को थोड़ा सा धकेलते हैं, तो वह थोड़ा खुल सकता है, फिर बंद हो सकता है, और फिर से खुल सकता है यदि आप उसे हिलाते हैं। इसे खुला रहने के लिए निरंतर धक्के की आवश्यकता होती है।
समाधान: इस नए "दरवाजे" में एक विशेष स्मृति (मेमोरी) है। एक बार जब आप इसे खोलने के लिए पर्याप्त जोर से धक्का देते हैं, तो यह खुद को खुला लॉक कर लेता है। यदि आप हाथ हटा भी लें, तो भी यह खुला रहता है। इसे बंद करने के लिए, आपको विपरीत दिशा में एक विशिष्ट बल के साथ धक्का देना होगा।
"हिस्टेरेसिस" (स्मृति): इस लॉकिंग तंत्र को हिस्टेरेसिस कहा जाता है। यह एक "डेड ज़ोन" बनाता है जहाँ छोटे, आकस्मिक झटकों (शोर/नॉइज़) से दरवाजा गलती से खुल या बंद नहीं होता है। यह केवल स्पष्ट और जानबूझकर दिए गए धक्कों पर ही प्रतिक्रिया करता है।

2. "पानी का प्रवाह" प्रणाली (करंट-मोड)

अधिकांश कंप्यूटर चिप्स वोल्टेज (जैसे पानी का दबाव) के साथ काम करते हैं। यह नई चिप करंट (जैसे पानी का वास्तविक प्रवाह) के साथ काम करती है।

कल्पना कीजिए कि यह चिप पाइपों की एक प्रणाली है। यह मापने के बजाय कि पानी कितना जोर से धक्का दे रहा है, यह गिनती है कि कितना पानी बह रहा है।
लेखकों ने इसे केवल नौ छोटे ट्रांजिस्टरों (चिप के भीतर के सूक्ष्म स्विच) का उपयोग करके बनाया है। यह केवल नौ पाइपों के साथ एक जटिल प्लंबिंग सिस्टम बनाने जैसा है।
क्योंकि यह पानी के बहुत कम प्रवाह का उपयोग करता है, यह लगभग नगण्य ऊर्जा की खपत करता है—इतनी कम कि यह नैनोवाट रेंज में संचालित होता है। इसे समझने के लिए, यह एक मानक घरेलू बल्ब की तुलना में लगभग एक अरब गुना कम बिजली का उपयोग करता है।

3. "तीन-रंगों वाला" कोड (स्पाइक-आधारित लॉजिक)

लेखकों ने यह पता लगाया है कि पानी के प्रवाह के लिए एक चतुर तीन-रंगों वाले कोड का उपयोग करके इस दरवाजे से गणित कैसे कराया जाए:

कोई प्रवाह नहीं (0): दर्शाता है "अभी कुछ नहीं हुआ" या एक "नकारात्मक" संकेत।
कम प्रवाह (विश्राम अवस्था): दर्शाता है "प्रतीक्षा करना"।
उच्च प्रवाह (स्पाइक): दर्शाता है एक "सकारात्मक" संकेत।

चूंकि दरवाजा याद रखता है कि आखिरी बार इसे कब धक्का दिया गया था, इसलिए यह पिछले धक्के की दिशा को देखकर लॉजिक ऑपरेशन्स (जैसे AND, OR, XOR) कर सकता है।

उदाहरण: यदि आप एक "AND" गेट चाहते हैं (जो केवल तभी "हाँ" कहता है जब दोनों इनपुट सकारात्मक हों), तो सिस्टम प्रतीक्षा करता है। यदि इनपुट A पर पिछला धक्का "High" था और इनपुट B पर पिछला धक्का "High" था, तो दरवाजा खुल जाता है। इससे कोई फर्क नहीं पड़ता कि वे धक्के एक सेकंड पहले हुए थे या एक साल पहले; दरवाजा नए धके के आने तक अपनी स्थिति को याद रखता है।

4. यह क्यों महत्वपूर्ण है ("किचन" की उपमा)

एक सामान्य कंप्यूटर में, मेमोरी और मस्तिष्क अलग-अलग कमरों में होते हैं। किसी समस्या को हल करने के लिए, मस्तिष्क को डेटा के लिए मेमोरी से पूछना पड़ता है, उसके आने का इंतजार करना पड़ता है, समस्या को हल करना पड़ता है, और उत्तर वापस भेजना पड़ता है। यह धीमा है और बहुत ऊर्जा बर्बाद करता है।

यह नया चिप एक ऐसे रसोईघर की तरह है जहाँ शेफ और पेंट्री (सामान रखने की जगह) एक ही व्यक्ति हैं।

"दरवाजा" (चिप) जानकारी (मेमोरी) को रखता है।
"दरवाजा" उस जानकारी के साथ क्या करना है, यह भी तय करता है (लॉजिक)।
चूंकि यह बिना किसी रिफ्रेश की आवश्यकता के पिछले "स्पाइक" (घटना) को अनिश्चित काल तक याद रखता है, इसलिए यह लगभग शून्य बिजली की खपत के साथ वर्षों तक निष्क्रिय रह सकता है, और जैसे ही कोई घटना होती है, तुरंत निर्णय लेने के लिए जाग सकता है।

5. शोध पत्र वास्तव में क्या कहता है (सीमाएँ)

लेखक इस बारे में बहुत स्पष्ट हैं कि यह चिप क्या कर सकता है और क्या नहीं:

यह यूनिपोलर (Unipolar) है: यह केवल "सकारात्मक" पानी के प्रवाह (करंट) के साथ काम करता है। यह सीधे नकारात्मक करंट को नहीं संभाल सकता, इसलिए उन्हें नकारात्मक संकेतों का अनुकरण करने के लिए एक चतुर कोडिंग प्रणाली विकसित करनी पड़ी।
यह धीमा है (जानबूझकर): इस चिप को बहुत धीमी, ऊर्जा-कुशल कार्यों (जैसे दिल की धड़कन या तापमान सेंसर की निगरानी करना) के लिए डिज़ाइन किया गया है, न कि उच्च-गति वीडियो प्रोसेसिंग के लिए। इसकी "गति सीमा" लगभग 1,000 ऑपरेशन प्रति सेकंड है, जो जैविक या पर्यावरणीय सेंसिंग के लिए पर्याप्त है लेकिन स्मार्टफोन के लिए बहुत धीमी है।
यह मजबूत (Robust) है: लेखकों ने इस चिप का सिमुलेशन किया और पाया कि भले ही इसके अंदर के सूक्ष्म घटक थोड़े अपूर्ण (imperfect) हों (जो वास्तविक जीवन में होता है), फिर भी "दरवाजा" सही ढंग से काम करता है और शोर (noise) से भ्रमित नहीं होता है।

सारांश

यह शोध पत्र एक छोटा, नौ-ट्रांजिस्टर वाला स्विच प्रस्तुत करता है जो मेमोरी और लॉजिक गेट दोनों के रूप में कार्य करता है। यह एक "स्मार्ट डोर" तंत्र का उपयोग करता है जो प्राप्त अंतिम धक्के को याद रखता है, जिससे यह लगातार अपनी मेमोरी को रिफ्रेश किए बिना गणना करने में सक्षम होता है। यह इतनी कम बिजली पर चलता है कि यह उन छोटे, बैटरी-मुक्त उपकरणों के लिए आदर्श है जिन्हें वर्षों तक दुनिया को "सुनने" की आवश्यकता होती है, और केवल तभी निर्णय लेता है जब कुछ दिलचस्प होता है।

तकनीकी सारांश: मानक CMOS तकनीक में एक पूर्णतः ट्यूनेबल अल्ट्रा-लो पावर करंट-मोड मेमोरी सेल

समस्या विवरण
एज कंप्यूटिंग और इंटरनेट-ऑफ-थिंग्स (IoT) अनुप्रयोगों के तीव्र विस्तार के लिए ऐसे हार्डवेयर की आवश्यकता है जो सेंसर नोड्स पर अत्यधिक ऊर्जा दक्षता के साथ इन्फरेंस (inference) और सिग्नल प्रोसेसिंग करने में सक्षम हो। पारंपरिक वॉन न्यूमैन आर्किटेक्चर "मेमोरी वॉल" से ग्रस्त हैं, जहाँ मेमोरी और प्रोसेसिंग यूनिट्स के बीच का भौतिक अलगाव डेटा मूवमेंट के कारण महत्वपूर्ण ऊर्जा और विलंबता (latency) लागत उत्पन्न करता है। जबकि इन-मेमोरी कंप्यूटिंग एक समाधान प्रदान करती है, मौजूदा दृष्टिकोण विशिष्ट सीमाओं का सामना करते हैं:

डिजिटल SRAM-आधारित दृष्टिकोण: इन्हें रीड स्टेबिलिटी के लिए संवर्धित बिटसेल्स की आवश्यकता होती है और इनके पेरिफेरल सर्किट (कन्वर्टर्स, सेंस एम्पलीफायर्स) से पर्याप्त एरिया और पावर ओवरहेड होता है।
मेमरिस्टिव क्रॉसबार एरेज़ (Memristive crossbar arrays): ये उच्च घनत्व (density) प्रदान करते हैं लेकिन डिवाइस वेरिएबिलिटी, प्रोग्रामिंग नॉन-लिनियरिटी, स्नीक पाथ करंट और ऐसी फैब्रिकेशन स्टेप्स की चुनौतियों का सामना करते हैं जो मानक CMOS प्रक्रियाओं से अधिक जटिल हैं।
मौजूदा श्मिट ट्रिगर (Schmitt Trigger) डिज़ाइन: पूर्ववर्ती वोल्टेज-मोड कार्यान्वयन अक्सर बाहरी प्रतिरोधकों (resistors), निश्चित थ्रेशोल्ड या उच्च बिजली खपत पर निर्भर करते हैं। करंट-मोड डिज़ाइन, हालांकि सबथ्रेशोल्ड ऑपरेशन के अनुकूल होते हैं, आमतौर पर माइक्रोवाट ( $\mu$ W) रेंज के बजाय नैनोवाट (nW) रेंज में थ्रेशोल्ड और हिस्टेरेसिस विड्थ की पूर्ण ट्यूनेबिलिटी की कमी रखते हैं।

एक विशिष्ट अंतराल (gap) मौजूद है जहाँ एक शुद्ध CMOS प्रिमिटिव की आवश्यकता है जो बिना किसी रिफ्रेश मैकेनिज्म या टेम्पोरल बाधाओं के, अनिश्चित काल के लंबे समय अंतराल (time windows) पर स्पाइक्स पर लॉजिक करने में सक्षम हो और साथ ही बाइस्टेबल मेमोरी के साथ अल्ट्रा-लो पावर ऑपरेशन को भी जोड़ सके।

कार्यप्रणाली (Methodology)
लेखक एक नवीन, पूर्णतः ट्यूनेबल, यूनिपोलर मेमोरी सेल का प्रस्ताव करते हैं, जो श्मिट-ट्रिगर कंपैरेटर से प्रेरित है और केवल नौ ट्रांजिस्टर का उपयोग करके मानक 180 nm CMOS प्रक्रिया में डिज़ाइन किया गया है। यह सर्किट पूरी तरह से करंट डोमेन में संचालित होता है और एक डुअल-हेविसाइड फीडबैक स्ट्रक्चर (dual-Heaviside feedback structure) का उपयोग करता है:

कोर आर्किटेक्चर: डिज़ाइन दो परस्पर निर्भर नॉन-लीनियर थ्रेशोल्डिंग तत्वों से बना है।
- एक प्राथमिक हेविसाइड तत्व (primary Heaviside element) सक्रिय होता है जब इनपुट करंट ( $I_{in}$ ), थ्रेशोल्ड ( $I_{thresh}$ ) से अधिक हो जाता है, जिससे आउटपुट करंट ( $I_{gain}$ ) उत्पन्न होता है।
- एक द्वितीयक हेविसाइड तत्व (secondary Heaviside element) को फीडबैक लूप में रखा जाता है, जो पहले चरण के आउटपुट द्वारा ट्रिगर होता है। यह इनपुट में फीडबैक करंट ( $I_{width}$ ) इंजेक्ट करता है।
बाइस्टेबिलिटी तंत्र (Bistability Mechanism): फीडबैक करंट प्रभावी इनपुट थ्रेशोल्ड को $I_{thresh} - I_{width}$ तक कम कर देता है, जिससे एक हिस्टेरेसिस लूप बनता है। यह बाइस्टेबल स्विचिंग व्यवहार सुनिश्चित करता है जहाँ सर्किट अपने स्टेट को तब तक बनाए रखता है जब तक कि इनपुट विपरीत थ्रेशोल्ड को पार नहीं कर लेता।
ट्यूनेबिलिटी (Tunability): तीन प्रमुख पैरामीटर जिन्हें प्रोग्रामेबल बायस करंट के माध्यम से स्वतंत्र रूप से नियंत्रित किया जा सकता है:
- $I_{thresh}$ : हाई स्विचिंग थ्रेशोल्ड को नियंत्रित करता है।
- $I_{width}$ : हिस्टेरेसिस विड्थ (और इस प्रकार लो स्विचिंग थ्रेशोल्ड) को नियंत्रित करता है।
- $I_{gain}$ : हाई-स्टेट आउटपुट करंट को नियंत्रित करता है।
कार्यान्वयन (Implementation): यह सर्किट रेसिस्टरलेस और कैपेसिटरलेस है, जो केवल सबथ्रेशोल्ड रिजीम में काम करने वाले मानक MOSFET तत्वों पर निर्भर करता है। डिज़ाइन में मिसमैच और शॉर्ट-चैनल प्रभावों को कम करने के लिए एक रूढ़िवादी ट्रांजिस्टर साइजिंग रणनीति (जैसे 5 $\mu$ m चौड़ाई) का उपयोग किया गया है, जो हाई बैंडविड्थ (~1 kHz तक सीमित) के बजाय मजबूती और कम बिजली को प्राथमिकता देता है।

प्रमुख योगदान (Key Contributions)

अल्ट्रा-लो पावर करंट-मोड श्मिट ट्रिगर: नौ-ट्रांजिस्टर कार्यान्वयन जो नैनोवाट रेंज (1 nW से 10 nW) में बिजली की खपत प्राप्त करता है, जो पिछले करंट-मोड डिज़ाइनों (आमतौर पर $\mu$ W से mW) की तुलना में काफी कम है।
पूर्ण स्वतंत्र ट्यूनेबिलिटी: पिछले डिज़ाइनों के विपरीत, यह सर्किट केवल बायस करंट के माध्यम से थ्रेशोल्ड करंट, हिस्टेरेसिस विड्थ और आउटपुट गेन को स्वतंत्र रूप से नियंत्रित करने की अनुमति देता है।
स्पाइक-आधारित लॉजिक फैमिली: लेखक इस मेमोरी सेल पर आधारित मौलिक लॉजिक गेट्स (AND, OR, NAND, NOR, XOR) का एक पूर्ण परिवार प्रदर्शित करते हैं। ये गेट्स एक थ्री-लेवल करंट एनकोडिंग योजना (0 pA, 250 pA, 500 pA) का उपयोग करते हैं जो एक सख्ती से पॉजिटिव करंट डोमेन के भीतर नेगेटिव स्पाइक्स, रेस्टिंग स्टेट्स और पॉजिटिव स्पाइक्स को दर्शाते हैं।
रिफ्रेश के बिना पर्सिस्टेंट मेमोरी: सेल की बाइस्टेबल प्रकृति पिछले प्राप्त स्पाइक की पोलरिटी को अनिश्चित काल के लिए बनाए रखने की अनुमति देती है। यह उन एसिंक्रोनस लॉजिक ऑपरेशन्स को सक्षम बनाता है जो टेम्पोरल विंडोइंग या रिफ्रेश सर्किट की आवश्यकता के बिना स्पाइक पोलरिटी की तुलना करते हैं, जो एक ऐसी क्षमता है जिसे शुद्ध CMOS स्पाइक-आधारित लॉजिक में पहले प्रदर्शित नहीं किया गया था।
बाइस्टेबल मेमोरी रिकरेंट यूनिट (BMRU): यह सर्किट एनालॉग न्यूरल नेटवर्क में BMRUs के लिए प्रिमिटिव के रूप में कार्य करता है, जहाँ क्वांटाइज्ड हिडन स्टेट्स स्वाभाविक शोर प्रतिरक्षा (noise immunity) प्रदान करते हैं।

परिणाम (Results)
X-FAB 180 nm मॉडल्स का उपयोग करके 1.8 V सप्लाई पर SPICE के माध्यम से सिमुलेशन किए गए:

हिस्टेरेसिस और स्थिरता: सर्किट स्पष्ट बाइस्टेबल व्यवहार प्रदर्शित करता है जिसमें शार्प ट्रांजिशन होते हैं। DC स्वीप्स पुष्टि करते हैं कि इसमें दो स्थिर अवस्थाएं और सुस्पष्ट हिस्टेरेसिस है।
मजबूती (Robustness): 3 $\sigma$ प्रोसेस वेरिएशन के तहत मोंटे कार्लो विश्लेषण दिखाता है कि सर्किट थ्रेशोल्ड और आउटपुट लेवल में केवल मामूली विचलन (दहाई में pA) के साथ सही स्विचिंग व्यवहार बनाए रखता है। यह डिज़ाइन तापमान विविधताओं के प्रति भी लचीला है, जहाँ सामान्य ऑपरेटिंग स्थितियाँ 80°C से काफी नीचे रहती हैं।
ट्यूनेबिलिटी: बायस करंट के व्यवस्थित स्वीप पुष्टि करते हैं कि $I_{gain}$ , $I_{thresh}$ , और $I_{width}$ अपने संबंधित पैरामीटर्स ( $I_{gain}$ , थ्रेशोल्ड, हिस्टेरेसिस विड्थ) को एक रैखिक और स्वतंत्र तरीके से नियंत्रित करते हैं, जिसमें रिलेटिव एरर कम (जैसे, टेस्टेड मैक्सिमम पर < 6%) रहता है।
लॉजिक ऑपरेशन्स: पांच मौलिक लॉजिक गेट्स के लिए SPICE सिमुलेशन सही फंक्शनलिटी की पुष्टि करते हैं। गेट्स प्रत्येक इनपुट पर अंतिम स्पाइक की पोलरिटी के प्रति चुनिंदा रूप से प्रतिक्रिया करते हैं, और आउटपुट अनिश्चित काल के लिए बने रहते हैं जब तक कि नए स्पाइक्स नहीं आते। इन गेट्स के लिए पावर कंजम्प्शन दहाई में nW रेंज में रहता है।

महत्व और दावे (Significance and Claims)
यह पेपर इस डिज़ाइन को अगली पीढ़ी के न्यूरोमॉर्फिक प्रोसेसर के लिए एक बहुमुखी बिल्डिंग ब्लॉक के रूप में प्रस्तुत करता है जो मेमोरी, लॉजिक और रिकरेंट कंप्यूटेशन को एकीकृत करते हैं।

निश ऑक्यूपेंसी (Niche Occupancy): यह डिज़ाइन मेमरिस्टिव अप्रोच (उच्च घनत्व लेकिन उच्च वेरिएबिलिटी/गैर-मानक फैब्रिकेशन) और SRAM-आधारित अप्रोच (विश्वसनीय लेकिन उच्च एरिया/पावर लागत) के बीच एक विशिष्ट स्थान घेरता है। यह नैनोवाट ऑपरेशन और पर्सिस्टेंट स्टेट रिटेंशन के साथ एक शुद्ध CMOS कार्यान्वयन प्रदान करता है।
एसिंक्रोनस प्रोसेसिंग: टेम्पोरल विंडोिंग की आवश्यकता को समाप्त करके, यह अल्ट्रा-स्पार्स, एसिंक्रोनस इवेंट-ड्रिवन प्रोसेसिंग को सक्षम करता है जहाँ बिजली केवल स्पाइक ट्रांजिशन के दौरान खर्च होती है।
हार्डवेयर-सॉफ्टवेयर को-डिज़ाइन: लेखक उल्लेख करते हैं कि इस सर्किट का उपयोग कीवर्ड स्पॉटिंग के लिए हार्डवेयर-सॉफ्टवेयर को-डिज़ाइन प्रदर्शन में किया गया है, जिसने ~100 nW पावर कंजम्प्शन पर 90% से अधिक सटीकता प्राप्त की है, जो तुलनीय TinyML कार्यान्वयनों की तुलना में संभावित तीन-ऑर्डर-ऑफ-मैग्निट्यूड सुधार का सुझाव देता है।
सीमाएँ: वे स्पष्ट रूप से यूनिपोलर ऑपरेशन (केवल पॉजिटिव करंट) और ऑपरेटिंग फ्रीक्वेंसी, ट्रांजिस्टर काउंट/साइज, और पावर कंजम्प्शन के बीच के ट्रेड-ऑफ सहित सीमाओं को स्वीकार करते हैं। वर्तमान बैंडविड्थ लगभग 1 kHz तक सीमित है, जो बायोमेडिकल और ह्यूमन-इन-द-लूप एज एप्लिकेशंस के लिए उपयुक्त है, लेकिन हाई-स्पीड डिजिटल लॉजिक के लिए नहीं।

संक्षेप में, यह कार्य प्रदर्शित करता है कि एक कॉम्पैक्ट, पूर्णतः ट्यूनेबल, करंट-मोड श्मिट ट्रिगर अल्ट्रा-लो-पावर, एसिंक्रोनस न्यूरोमॉर्फिक कंप्यूटिंग के लिए एक मौलिक प्रिमिटिव के रूप में कार्य कर सकता है, जो मानक CMOS इंटीग्रेशन के माध्यम से मौजूदा इन-मेमोरी कंप्यूटिंग तकनीकों की सीमाओं और "मेमोरी वॉल" को पार करता है।