⚡ electrical engineering

A Fully Tunable Ultra-Low Power Current-Mode Memory Cell in Standard CMOS Technology

Cet article présente une cellule de mémoire CMOS à mode de courant à neuf transistors, entièrement réglable et à très faible consommation, qui permet une commutation bistable robuste et sert de primitive polyvalente pour des portes logiques asynchrones basées sur des spikes et des unités récurrentes immunisées contre le bruit dans le calcul neuromorphique.

Auteurs originaux : Arthur Fyon, Loris Mendolia, Jean-Michel Redouté, Alessio Franci, Guillaume Drion

Publié 2026-05-11

📖 6 min de lecture🧠 Analyse approfondie

CC BY 4.0

Auteurs originaux : Arthur Fyon, Loris Mendolia, Jean-Michel Redouté, Alessio Franci, Guillaume Drion

Article original sous licence CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/). ✨ Ceci est une explication générée par l'IA de l'article ci-dessous. Elle n'a pas été rédigée ni approuvée par les auteurs. Pour une précision technique, consultez l'article original. Lire la clause de non-responsabilité complète

Imaginez que vous essayez de construire un cerveau ultra-efficace pour un appareil minuscule et alimenté par batterie, comme un capteur intelligent qui doit fonctionner pendant des années sans changer ses piles. Le plus grand problème des ordinateurs actuels est qu'ils doivent constamment déplacer des données d'avant en arrière entre la « mémoire » (où l'information est stockée) et le « processeur » (où elle est calculée). C'est comme un chef qui doit courir d'avant en arrière vers le garde-manger chaque fois qu'il a besoin d'une pincée de sel ; cela gaspille une énorme quantité d'énergie et de temps.

Ce papier présente un nouveau composant électronique minuscule qui résout ce problème en combinant mémoire et logique dans un seul interrupteur ultra-basse consommation. Voici comment cela fonctionne, expliqué par de simples analogies :

1. La « Porte Intelligente » (Le Déclencheur de Schmitt)

Considérez l'invention centrale comme une porte intelligente qui ne s'ouvre pas seulement quand vous la poussez ; elle se souvient dans quel sens vous l'avez poussée la dernière fois.

Le Problème : Les interrupteurs normaux sont capricieux. Si vous poussez une porte légèrement, elle pourrait s'entrouvrir, puis se refermer, puis s'ouvrir à nouveau si vous tremblez. Elle a besoin d'une poussée constante pour rester ouverte.
La Solution : Cette nouvelle « porte » possède une mémoire spéciale. Une fois que vous la poussez assez fort pour l'ouvrir, elle se verrouille elle-même ouverte. Elle reste ouverte même si vous lâchez prise. Pour la fermer, vous devez la pousser dans la direction opposée avec une force spécifique.
L'« Hystérésis » (La Mémoire) : Ce mécanisme de verrouillage s'appelle l'hystérésis. Il crée une « zone morte » où de petits tremblements accidentels (bruit) n'ouvriront ni ne fermeront accidentellement la porte. Elle ne réagit qu'aux poussées claires et délibérées.

2. Le Système d'« Écoulement d'Eau » (Mode Courant)

La plupart des puces informatiques fonctionnent avec la tension (comme la pression de l'eau). Cette nouvelle puce fonctionne avec le courant (comme le débit réel de l'eau).

Imaginez la puce comme un système de tuyaux. Au lieu de mesurer la force avec laquelle l'eau pousse, elle compte combien d'eau s'écoule.
Les auteurs l'ont construite en utilisant seulement neuf transistors minuscules (les interrupteurs microscopiques à l'intérieur d'une puce). C'est comme construire un système de plomberie complexe avec seulement neuf tuyaux.
Parce qu'elle utilise un débit d'eau si minuscule, elle consomme presque aucune énergie — si peu qu'elle opère dans la gamme des nanowatts. Pour vous en faire une idée, elle utilise environ un milliard de fois moins d'énergie qu'une ampoule domestique standard.

3. Le Code « Trois Couleurs » (Logique Basée sur les Spikes)

Les auteurs ont trouvé comment faire faire des mathématiques à cette porte en utilisant un code astucieux à trois couleurs pour l'écoulement de l'eau :

Aucun Écoulement (0) : Représente « Rien ne s'est encore produit » ou un signal « Négatif ».
Faible Écoulement (Repos) : Représente « En attente ».
Fort Écoulement (Spike) : Représente un signal « Positif ».

Parce que la porte se souvient de la dernière fois qu'elle a été poussée, elle peut effectuer des opérations logiques (comme ET, OU, OU exclusif) simplement en regardant la direction de la dernière poussée.

Exemple : Si vous voulez une porte « ET » (qui ne dit « Oui » que si les deux entrées sont positives), le système attend. Si la dernière poussée sur l'Entrée A était « Haute » et la dernière poussée sur l'Entrée B était « Haute », la porte s'ouvre. Peu importe si ces poussées ont eu lieu il y a une seconde ou il y a un an ; la porte se souvient de l'état jusqu'à l'arrivée d'une nouvelle poussée.

4. Pourquoi Cela Compte (L'Analogie de la « Cuisine »)

Dans un ordinateur normal, la mémoire et le cerveau sont dans des pièces différentes. Pour résoudre un problème, le cerveau doit demander des données à la mémoire, attendre qu'elles arrivent, résoudre le problème, et renvoyer la réponse. C'est lent et gaspille de l'énergie.

Cette nouvelle puce est comme une cuisine où le chef et le garde-manger sont la même personne.

La « porte » (la puce) détient l'information (mémoire).
La « porte » décide aussi quoi faire de cette information (logique).
Parce qu'elle se souvient du dernier « spike » (événement) indéfiniment sans avoir besoin d'être rafraîchie, elle peut rester inactive pendant des années, consommant presque zéro énergie, et se réveiller instantanément pour prendre une décision dès qu'un nouvel événement se produit.

5. Ce Que le Papier Dit Vraiment (Les Limites)

Les auteurs sont très clairs sur ce que cette puce peut et ne peut pas faire :

Elle est Unipolaire : Elle ne fonctionne qu'avec un écoulement d'eau « positif » (courant). Elle ne peut pas gérer directement des courants négatifs, donc ils ont dû inventer un système de codage astucieux pour simuler des signaux négatifs.
Elle est Lente (intentionnellement) : La puce est conçue pour des tâches très lentes et économes en énergie (comme surveiller un battement de cœur ou un capteur de température), pas pour le traitement vidéo haute vitesse. Sa « limite de vitesse » est d'environ 1 000 opérations par seconde, ce qui est suffisant pour la détection biologique ou environnementale, mais trop lent pour un smartphone.
Elle est Robuste : Les auteurs ont simulé cette puce et ont constaté que même si les composants minuscules à l'intérieur sont légèrement imparfaits (ce qui arrive dans la vraie vie), la « porte » fonctionne toujours correctement et ne se laisse pas troubler par le bruit.

Résumé

Ce papier présente un interrupteur minuscule à neuf transistors qui agit à la fois comme mémoire et comme porte logique. Il utilise un mécanisme de « porte intelligente » qui se souvient de la dernière poussée reçue, lui permettant d'effectuer des calculs sans avoir besoin de rafraîchir constamment sa mémoire. Il fonctionne avec une puissance si faible qu'il est idéal pour des appareils minuscules sans batterie qui doivent « écouter » le monde pendant des années, ne prenant des décisions que lorsque quelque chose d'intéressant se produit.

Résumé Technique : Une Cellule de Mémoire en Mode Courant Ultra-Basse Consommation et Entièrement Réglable en Technologie CMOS Standard

Énoncé du Problème
L'expansion rapide du calcul en périphérie (edge computing) et des applications de l'Internet des Objets (IoT) nécessite des matériels capables d'effectuer l'inférence et le traitement du signal directement au niveau des nœuds capteurs avec une efficacité énergétique extrême. Les architectures de von Neumann conventionnelles souffrent du « mur de la mémoire », où la séparation physique entre les unités de mémoire et de traitement entraîne des coûts énergétiques et de latence significatifs dus au déplacement des données. Bien que le calcul en mémoire offre une solution, les approches existantes présentent des limitations distinctes :

Approches basées sur la SRAM numérique : Nécessitent des cellules de bits augmentées pour la stabilité de lecture et souffrent d'une surcharge importante en surface et en puissance due aux circuits périphériques (convertisseurs, amplificateurs de détection).
Réseaux croisés mémoires (Memristive crossbar arrays) : Offrent une haute densité mais font face à des défis liés à la variabilité des dispositifs, à la non-linéarité de la programmation, aux courants de chemin furtif (sneak path currents) et à des étapes de fabrication dépassant souvent les procédés CMOS standards.
Conceptions existantes à déclencheur de Schmitt : Les implémentations antérieures en mode tension reposent souvent sur des résistances externes, des seuils fixes ou une consommation élevée. Les conceptions en mode courant, bien que compatibles avec le fonctionnement en sous-seuil, manquent généralement d'une réglabilité complète des seuils et de la largeur d'hystérésis, ou consomment de l'énergie dans la gamme des microwatts ( $\mu$ W) plutôt que des nanowatts (nW).

Il existe un besoin spécifique pour un primitif CMOS pur combinant une mémoire bistable avec un fonctionnement ultra-basse consommation, capable d'effectuer une logique sur des impulsions (spikes) sur des fenêtres temporelles arbitrairement longues sans mécanismes de rafraîchissement ni contraintes temporelles.

Méthodologie
Les auteurs proposent une cellule de mémoire nouvelle, entièrement réglable et unipolaire, inspirée du comparateur à déclencheur de Schmitt, conçue dans un procédé CMOS standard de 180 nm utilisant uniquement neuf transistors. Le circuit fonctionne entièrement dans le domaine du courant et utilise une structure de rétroaction à double Heaviside :

Architecture de base : La conception comprend deux éléments de seuillage non linéaires interdépendants.
- Un élément Heaviside primaire s'active lorsque le courant d'entrée ( $I_{in}$ ) dépasse un seuil ( $I_{thresh}$ ), produisant un courant de sortie ( $I_{gain}$ ).
- Un élément Heaviside secondaire est placé dans une boucle de rétroaction, déclenché par la sortie du premier étage. Il injecte un courant de rétroaction ( $I_{width}$ ) vers l'entrée.
Mécanisme de bistabilité : Le courant de rétroaction abaisse le seuil d'entrée effectif à $I_{thresh} - I_{width}$ , créant une boucle d'hystérésis. Cela assure un comportement de commutation bistable où le circuit conserve son état jusqu'à ce que l'entrée traverse le seuil opposé.
Réglabilité : Trois paramètres clés sont indépendamment ajustables via des courants de polarisation programmables :
- $I_{thresh}$ : Contrôle le seuil de commutation élevé.
- $I_{width}$ : Contrôle la largeur de l'hystérésis (et donc le seuil de commutation bas).
- $I_{gain}$ : Contrôle le courant de sortie à l'état élevé.
Implémentation : Le circuit est sans résistance et sans condensateur, reposant uniquement sur des éléments MOSFET standards fonctionnant dans le régime de sous-seuil. La conception utilise une stratégie de dimensionnement conservatrice des transistors (par exemple, une largeur de 5 $\mu$ m) pour atténuer les désadaptations et les effets de canal court, privilégiant la robustesse et la faible consommation à la bande passante élevée (limitée à ~1 kHz).

Contributions Clés

Déclencheur de Schmitt en mode courant ultra-basse consommation : Une implémentation à neuf transistors atteignant une consommation de puissance dans la gamme des nanowatts (1 nW à 10 nW), nettement inférieure aux conceptions en mode courant antérieures (généralement de $\mu$ W à mW).
Réglabilité indépendante complète : Contrairement aux conceptions précédentes, ce circuit permet un contrôle indépendant du courant de seuil, de la largeur de l'hystérésis et du gain de sortie uniquement par le biais de courants de polarisation.
Famille de logique basée sur les impulsions (Spike-Based) : Les auteurs démontrent une famille complète de portes logiques élémentaires (ET, OU, NON-ET, NON-OU, OU-EXCLUSIF) basées sur cette cellule de mémoire. Ces portes utilisent un schéma de codage à trois niveaux de courant (0 pA, 250 pA, 500 pA) pour représenter les impulsions négatives, les états de repos et les impulsions positives au sein d'un domaine de courant strictement positif.
Mémoire persistante sans rafraîchissement : La nature bistable de la cellule lui permet de conserver indéfiniment la polarité de la dernière impulsion reçue. Cela permet des opérations logiques asynchrones qui comparent les polarités des impulsions sans nécessiter de fenêtrage temporel ni de circuits de rafraîchissement, une capacité jamais démontrée auparavant dans la logique basée sur les impulsions en CMOS pur.
Unité récurrente de mémoire bistable (BMRU) : Le circuit sert de primitif pour les BMRU dans les réseaux de neurones analogiques, où les états cachés quantifiés fournissent une immunité inhérente au bruit.

Résultats
Des simulations ont été réalisées avec SPICE utilisant des modèles X-FAB 180 nm sous une alimentation de 1,8 V :

Hystérésis et stabilité : Le circuit présente un comportement bistable clair avec des transitions nettes. Les balayages DC confirment deux états stables avec une hystérésis bien définie.
Robustesse : L'analyse de Monte Carlo sous une variation de procédé de 3 $\sigma$ montre que le circuit maintient un comportement de commutation correct avec de légères déviations (dizaines de pA) des seuils et des niveaux de sortie. La conception est également résiliente aux variations de température, les conditions de fonctionnement typiques restant bien en dessous de 80°C.
Réglabilité : Des balayages systématiques des courants de polarisation confirment que $I_{gain}$ , $I_{thresh}$ et $I_{width}$ contrôlent leurs paramètres respectifs (niveau de sortie, seuil, largeur d'hystérésis) de manière linéaire et indépendante, les erreurs relatives restant faibles (par exemple, < 6 % aux maximums testés).
Opérations logiques : Les simulations SPICE des cinq portes logiques fondamentales confirment un fonctionnement correct. Les portes répondent sélectivement à la polarité de la dernière impulsion sur chaque entrée, les sorties persistant indéfiniment jusqu'à l'arrivée de nouvelles impulsions. La consommation de puissance pour ces portes reste dans la gamme de quelques dizaines de nW.

Signification et Revendications
L'article positionne cette conception comme un bloc de construction polyvalent pour les processeurs neuromorphiques de nouvelle génération intégrant mémoire, logique et calcul récurrent.

Occupation d'une niche : La conception occupe une niche distincte entre les approches mémoires (haute densité mais forte variabilité/fabrication non standard) et les approches basées sur la SRAM (fiables mais coûteuses en surface/puissance). Elle offre une implémentation CMOS pure avec un fonctionnement en nanowatts et une rétention d'état persistante.
Traitement asynchrone : En éliminant le besoin de fenêtrage temporel, le circuit permet un traitement événementiel asynchrone ultra-éparse où l'énergie n'est consommée que lors des transitions d'impulsions.
Co-conception matériel-logiciel : Les auteurs notent que ce circuit a été utilisé dans une démonstration de co-conception matériel-logiciel pour la détection de mots-clés, atteignant plus de 90 % de précision avec une consommation de puissance d'environ 100 nW, suggérant une amélioration potentielle de trois ordres de grandeur par rapport aux implémentations TinyML comparables.
Limitations : Les auteurs reconnaissent explicitement les limitations, notamment le fonctionnement unipolaire (courants positifs uniquement) et un compromis entre la fréquence de fonctionnement, le nombre/taille des transistors et la consommation de puissance. La bande passante actuelle est limitée à environ 1 kHz, ce qui convient aux applications biomédicales et aux applications en périphérie avec boucle humaine, mais pas à la logique numérique haute vitesse.

En résumé, ce travail démontre qu'un déclencheur de Schmitt en mode courant, compact et entièrement réglable, peut servir de primitif fondamental pour le calcul neuromorphique asynchrone ultra-basse consommation, surmontant le « mur de la mémoire » et les limitations des technologies existantes de calcul en mémoire grâce à une intégration CMOS standard.