⚡ electrical engineering

A Fully Tunable Ultra-Low Power Current-Mode Memory Cell in Standard CMOS Technology

Dit artikel presenteert een volledig instelbare, ultralage vermogen, negen-transistor CMOS stroommodus geheugencel die robuuste bistabiele schakeling mogelijk maakt en dient als veelzijdig primitief voor asynchrone spike-gebaseerde logische poorten en ruisvrije recurrente eenheden in neuromorfe computing.

Oorspronkelijke auteurs: Arthur Fyon, Loris Mendolia, Jean-Michel Redouté, Alessio Franci, Guillaume Drion

Gepubliceerd 2026-05-11

📖 5 min leestijd🧠 Diepgaand

CC BY 4.0

Oorspronkelijke auteurs: Arthur Fyon, Loris Mendolia, Jean-Michel Redouté, Alessio Franci, Guillaume Drion

Oorspronkelijk artikel gelicentieerd onder CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/). ✨ Dit is een AI-gegenereerde uitleg van het onderstaande artikel. Het is niet geschreven of goedgekeurd door de auteurs. Raadpleeg het oorspronkelijke artikel voor technische nauwkeurigheid. Lees de volledige disclaimer

Stel je voor dat je een super-efficiënt brein probeert te bouwen voor een klein, op batterijen werkend apparaat, zoals een slimme sensor die jarenlang moet meegaan zonder dat de batterijen vervangen hoeven te worden. Het grootste probleem met huidige computers is dat ze voortdurend gegevens heen en weer moeten verplaatsen tussen het "geheugen" (waar informatie wordt opgeslagen) en de "processor" (waar het wordt berekend). Dit is als een kok die elke keer naar de voorraadkast moet rennen wanneer hij een snufje zout nodig heeft; het verspilt enorme hoeveelheden energie en tijd.

Dit artikel introduceert een nieuw, klein elektronisch component dat dit oplost door geheugen en logica te combineren in één, ultra-laagvermogen schakelaar. Hieronder wordt uitgelegd hoe het werkt, met behulp van eenvoudige analogieën:

1. De "Slimme Deur" (De Schmitt-trigger)

Stel je de kernuitvinding voor als een slimme deur die niet alleen opent wanneer je erop duwt; hij onthoudt ook in welke richting je hem het laatst hebt geduwd.

Het Probleem: Normale schakelaars zijn wispelturig. Als je een deur een beetje duwt, kan hij een kiertje openen, dan sluiten en weer openen als je wankelt. Hij heeft een constante duw nodig om open te blijven.
De Oplossing: Deze nieuwe "deur" heeft een speciaal geheugen. Zodra je hard genoeg duwt om hem open te maken, vergrendelt hij zichzelf open. Hij blijft open, zelfs als je loslaat. Om hem te sluiten moet je in de tegenovergestelde richting duwen met een specifieke hoeveelheid kracht.
De "Hysterese" (Het Geheugen): Dit vergrendelingsmechanisme heet hysterese. Het creëert een "dode zone" waar kleine, toevallige wankelingen (ruis) de deur niet per ongeluk open of dicht doen gaan. Hij reageert alleen op duidelijke, bewuste duwen.

2. Het "Waterstroom"-systeem (Stroommodus)

De meeste computerchips werken met spanning (zoals waterdruk). Deze nieuwe chip werkt met stroom (zoals de daadwerkelijke stroming van water).

Stel je de chip voor als een systeem van leidingen. In plaats van te meten hoe hard het water duwt, telt het hoeveel water er stroomt.
De auteurs hebben dit gebouwd met slechts negen kleine transistors (de microscopische schakelaars binnenin een chip). Het is alsof je een complex loodgieterssysteem bouwt met slechts negen pijpen.
Omdat het zo'n kleine waterstroom gebruikt, verbruikt het bijna geen energie – zo weinig dat het opereert in het nanowatt-bereik. Om dit in perspectief te plaatsen: het gebruikt ongeveer een miljard keer minder vermogen dan een standaard huishoudelijke gloeilamp.

3. De "Drie-Kleuren" Code (Piek-gebaseerde Logica)

De auteurs hebben uitgezocht hoe ze deze deur wiskundig kunnen laten werken door een slimme drie-kleuren code voor waterstroom te gebruiken:

Geen Stroom (0): Staat voor "Nog niets gebeurd" of een "Negatief" signaal.
Lage Stroom (Rust): Staat voor "Wachten".
Hoge Stroom (Piek): Staat voor een "Positief" signaal.

Omdat de deur onthoudt wanneer hij voor het laatst is geduwd, kan hij logische bewerkingen uitvoeren (zoals EN, OF, XOR) door alleen te kijken naar de richting van de laatste duw.

Voorbeeld: Als je een "EN-poort" wilt (die alleen "Ja" zegt als beide ingangen positief zijn), wacht het systeem. Als de laatste duw op Ingang A "Hoog" was en de laatste duw op Ingang B "Hoog" was, opent de deur. Het maakt niet uit of die duwen een seconde geleden of een jaar geleden plaatsvonden; de deur onthoudt de toestand totdat er een nieuwe duw aankomt.

4. Waarom Dit Belangrijk Is (De "Keuken" Analogie)

In een normale computer bevinden het geheugen en het brein zich in verschillende kamers. Om een probleem op te lossen, moet het brein het geheugen om gegevens vragen, wachten tot ze aankomen, het probleem oplossen en het antwoord terugsturen. Dit is traag en verspilt energie.

Deze nieuwe chip is als een keuken waar de kok en de voorraadkast dezelfde persoon zijn.

De "deur" (de chip) houdt de informatie vast (geheugen).
De "deur" beslist ook wat er met die informatie moet gebeuren (logica).
Omdat hij de laatste "piek" (gebeurtenis) onbepaald onthoudt zonder dat hij ververst hoeft te worden, kan hij jarenlang inactief blijven, bijna nul vermogen verbruiken en direct wakker worden om een beslissing te nemen op het moment dat er een nieuwe gebeurtenis plaatsvindt.

5. Wat Het Artikel Eigenlijk Zegt (De Grenzen)

De auteurs zijn zeer duidelijk over wat deze chip wel en niet kan:

Het is Unipolair: Het werkt alleen met "positieve" waterstroom (stroom). Het kan geen negatieve stromen direct verwerken, dus ze moesten een slimme coderingssysteem uitvinden om negatieve signalen te simuleren.
Het is Traag (opzettelijk): De chip is ontworpen voor zeer trage, energie-efficiënte taken (zoals het bewaken van een hartslag of een temperatuursensor), niet voor hoogwaardige videobewerking. Zijn "snelheidslimiet" is ongeveer 1.000 bewerkingen per seconde, wat voldoende is voor biologische of omgevingswaarneming, maar te traag voor een smartphone.
Het is Robuust: De auteurs hebben deze chip gesimuleerd en ontdekt dat zelfs als de kleine componenten erin lichtjes imperfect zijn (wat in het echte leven gebeurt), de "deur" nog steeds correct werkt en niet in de war raakt door ruis.

Samenvatting

Dit artikel presenteert een kleine, negen-transistor schakelaar die fungeert als zowel geheugen als logische poort. Het maakt gebruik van een "slimme deur"-mechanisme dat de laatste duw die het ontving onthoudt, waardoor het berekeningen kan uitvoeren zonder voortdurend zijn geheugen te hoeven verversen. Het werkt op zo'n laag vermogen dat het ideaal is voor kleine, batterijloze apparaten die jarenlang naar de wereld moeten "luisteren" en alleen beslissingen nemen wanneer er iets interessants gebeurt.

Technische Samenvatting: Een Volledig Instelbare Ultra-Lage Vermogen Stroom-Modus Geheugencel in Standaard CMOS-Technologie

Probleemstelling
De snelle uitbreiding van edge computing en Internet-of-Things (IoT)-toepassingen vereist hardware die inferentie en signaalverwerking rechtstreeks op sensornodes kan uitvoeren met extreme energie-efficiëntie. Conventionele von Neumann-architecturen lijden onder de "geheugenschil", waarbij de fysieke scheiding tussen geheugen en verwerkingseenheden aanzienlijke energiekosten en latentie veroorzaakt door dataverplaatsing. Hoewel in-memory computing een oplossing biedt, staan bestaande benaderingen voor distincte beperkingen:

Digitale SRAM-gebaseerde benaderingen: Vereisen uitgebreide bitcellen voor leesstabiliteit en lijden onder aanzienlijke oppervlakte- en vermogensohead door perifere schakelingen (converters, senseversterkers).
Memristieve crossbar-arrays: Bieden hoge dichtheid, maar staan voor uitdagingen met apparaatvariabiliteit, programmeer-nietlineariteit, sneak path-stromen en fabricatiestappen die vaak standaard CMOS-processen overschrijden.
Bestaande Schmitt-trigger ontwerpen: Eerdere spanningsmodus-implementaties vertrouwen vaak op externe weerstanden, vaste drempels of hoog vermogensverbruik. Stroommodus-ontwerpen, hoewel compatibel met subdrempelbedrijf, missen typisch volledige instelbaarheid van drempels en hysteresisbreedte of verbruiken vermogen in de microwatt ( $\mu$ W)-range in plaats van de nanowatt (nW)-range.

Er is een specifiek gat voor een pure CMOS-primitief dat bistabiel geheugen combineert met ultra-lage vermogenbedrijf, en in staat is om logica op spikes uit te voeren over willekeurig lange tijdvensters zonder verfrismechanismen of temporele beperkingen.

Methodologie
De auteurs stellen een nieuw, volledig instelbaar, unipolair geheugencel voor, geïnspireerd op de Schmitt-trigger comparator, ontworpen in een standaard 180 nm CMOS-proces met slechts negen transistors. De schakeling opereert volledig in het stroomdomein en maakt gebruik van een dual-Heaviside feedbackstructuur:

Kernarchitectuur: Het ontwerp bestaat uit twee onderling afhankelijke niet-lineaire drempel-elementen.
- Een primair Heaviside-element activeert wanneer de ingangsstroom ( $I_{in}$ ) een drempel ( $I_{thresh}$ ) overschrijdt, waarbij een uitgangsstroom ( $I_{gain}$ ) wordt geproduceerd.
- Een secundair Heaviside-element is geplaatst in een feedbacklus, geactiveerd door de uitgang van de eerste trap. Het injecteert een feedbackstroom ( $I_{width}$ ) terug naar de ingang.
Bistabiliteitsmechanisme: De feedbackstroom verlaagt de effectieve ingangsdrempel tot $I_{thresh} - I_{width}$ , waardoor een hysteresislus ontstaat. Dit zorgt voor bistabiel schakelgedrag waarbij de schakeling zijn toestand behoudt totdat de ingang de tegenovergestelde drempel overschrijdt.
Instelbaarheid: Drie sleutelparameters zijn onafhankelijk instelbaar via programmeerbare biasstromen:
- $I_{thresh}$ : Regelt de hoge schakeldrempel.
- $I_{width}$ : Regelt de hysteresisbreedte (en dus de lage schakeldrempel).
- $I_{gain}$ : Regelt de uitgangsstroom in de hoge-toestand.
Implementatie: De schakeling is weerstandloos en condensatorloos, en vertrouwt uitsluitend op standaard MOSFET-elementen die in het subdrempelregime werken. Het ontwerp maakt gebruik van een conservatieve transistorgrootte-strategie (bijv. 5 $\mu$ m breedte) om mismatch en short-channel-effecten te mitigeren, waarbij robuustheid en laag vermogen prioriteit hebben boven hoge bandbreedte (beperkt tot ~1 kHz).

Belangrijkste Bijdragen

Ultra-Lage Vermogen Stroom-Modus Schmitt Trigger: Een negen-transistor implementatie die vermogensverbruik in de nanowatt-range bereikt (1 nW tot 10 nW), aanzienlijk lager dan eerdere stroommodus-ontwerpen (typisch $\mu$ W tot mW).
Volledige Onafhankelijke Instelbaarheid: In tegenstelling tot eerdere ontwerpen, staat deze schakeling onafhankelijke controle toe van de drempelstroom, hysteresisbreedte en uitgangswinst uitsluitend via biasstromen.
Spikes-gebaseerde Logicafamilie: De auteurs demonstreren een complete familie van elementaire logische poorten (AND, OR, NAND, NOR, XOR) gebaseerd op deze geheugencel. Deze poorten maken gebruik van een drie-niveau stroomcoderingsschema (0 pA, 250 pA, 500 pA) om negatieve spikes, rusttoestanden en positieve spikes te representeren binnen een strikt positief stroomdomein.
Persistently Geheugen zonder Verfrissing: De bistabiele aard van de cel stelt deze in staat om de polariteit van de laatst ontvangen spike onbepaald te behouden. Dit maakt asynchrone logische operaties mogelijk die spike-polariteiten vergelijken zonder de noodzaak van temporele venstering of verfrissingscircuits, een capaciteit die eerder niet is aangetoond in pure CMOS spikes-gebaseerde logica.
Bistabiel Geheugen Recurrente Eenheid (BMRU): De schakeling dient als primitief voor BMRU's in analoge neurale netwerken, waar gekwantiseerde verborgen toestanden inherente ruisimmuniteit bieden.

Resultaten
Simulaties werden uitgevoerd met SPICE met X-FAB 180 nm modellen bij een voeding van 1,8 V:

Hysteresis en Stabiliteit: De schakeling vertoont duidelijk bistabiel gedrag met scherpe overgangen. DC-sweeps bevestigen twee stabiele toestanden met goed gedefinieerde hysteresis.
Robuustheid: Monte Carlo-analyse onder 3 $\sigma$ procesvariatie toont aan dat de schakeling correct schakelgedrag behoudt met slechts kleine afwijkingen (tientallen pA) in drempels en uitgangsniveaus. Het ontwerp is ook veerkrachtig tegen temperatuursvariaties, waarbij typische bedrijfsomstandigheden ruim onder de 80°C blijven.
Instelbaarheid: Systematische sweeps van biasstromen bevestigen dat $I_{gain}$ , $I_{thresh}$ en $I_{width}$ hun respectievelijke parameters (uitgangsniveau, drempel, hysteresisbreedte) op een lineaire en onafhankelijke manier regelen, met relatieve fouten die laag blijven (bijv. < 6% bij geteste maximums).
Logische Operaties: SPICE-simulaties van de vijf fundamentele logische poorten bevestigen correcte functionaliteit. De poorten reageren selectief op de polariteit van de laatste spike op elke ingang, waarbij de uitgangen onbepaald aanhouden totdat nieuwe spikes aankomen. Het vermogensverbruik voor deze poorten blijft in de range van tientallen nW.

Betekenis en Claims
Het artikel positioneert dit ontwerp als een veelzijdig bouwsteen voor neuromorfe processors van de volgende generatie die geheugen, logica en recurrente berekening integreren.

Niche Bezetting: Het ontwerp bezet een distincte niche tussen memristieve benaderingen (hoge dichtheid maar hoge variabiliteit/niet-standaard fabricage) en SRAM-gebaseerde benaderingen (betrouwbaar maar hoge oppervlakte/vermogenkosten). Het biedt een pure CMOS-implementatie met nanowatt-bedrijf en persistente toestandsbehoud.
Asynchrone Verwerking: Door de noodzaak van temporele venstering te elimineren, stelt de schakeling ultra-sparse, asynchrone event-gedreven verwerking mogelijk waarbij vermogen alleen wordt verbruikt tijdens spike-overgangen.
Hardware-Software Co-design: De auteurs merken op dat deze schakeling is ingezet in een hardware-software co-design demonstratie voor trefwoordherkenning, waarbij een nauwkeurigheid van meer dan 90% wordt bereikt bij ~100 nW vermogensverbruik, wat wijst op een potentiële verbetering van drie orde van grootte ten opzichte van vergelijkbare TinyML-implementaties.
Beperkingen: De auteurs erkennen expliciet beperkingen, waaronder unipolair bedrijf (alleen positieve stromen) en een afweging tussen bedrijfsfrequentie, transistoraantal/grootte en vermogensverbruik. De huidige bandbreedte is beperkt tot ongeveer 1 kHz, wat geschikt is voor biomedische en mens-in-de-lus edge-toepassingen, maar niet voor high-speed digitale logica.

Kortom, het werk toont aan dat een compacte, volledig instelbare, stroom-modus Schmitt trigger kan dienen als fundamenteel primitief voor ultra-lage vermogen, asynchrone neuromorfe computing, waarbij de "geheugenschil" en de beperkingen van bestaande in-memory computing technologieën worden overwonnen door standaard CMOS-integratie.