⚡ electrical engineering

A Fully Tunable Ultra-Low Power Current-Mode Memory Cell in Standard CMOS Technology

Dieser Beitrag stellt eine vollständig einstellbare, ultraniedrigleistungs CMOS-Stromspeicherzelle mit neun Transistoren vor, die eine robuste bistabile Schaltung ermöglicht und als vielseitiges Grundelement für asynchrone, auf Impulsen basierende Logikgatter sowie rauschunempfindliche rekurrente Einheiten im neuromorphen Rechnen dient.

Ursprüngliche Autoren: Arthur Fyon, Loris Mendolia, Jean-Michel Redouté, Alessio Franci, Guillaume Drion

Veröffentlicht 2026-05-11

📖 5 Min. Lesezeit🧠 Tiefgang

CC BY 4.0

Ursprüngliche Autoren: Arthur Fyon, Loris Mendolia, Jean-Michel Redouté, Alessio Franci, Guillaume Drion

Originalarbeit lizenziert unter CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/). ✨ Dies ist eine KI-generierte Erklärung des untenstehenden Papers. Sie wurde nicht von den Autoren verfasst oder gebilligt. Für technische Genauigkeit konsultieren Sie das Originalpaper. Vollständigen Haftungsausschluss lesen

Stellen Sie sich vor, Sie versuchen, ein super-effizientes Gehirn für ein winziges, batteriebetriebenes Gerät zu bauen, wie etwa einen intelligenten Sensor, der Jahre lang ohne Batteriewechsel auskommen muss. Das größte Problem bei aktuellen Computern besteht darin, dass sie Daten ständig hin und her zwischen dem „Speicher" (wo Informationen gespeichert werden) und dem „Prozessor" (wo sie berechnet werden) bewegen müssen. Das ist wie ein Koch, der jedes Mal, wenn er eine Prise Salz benötigt, zum Vorratsraum rennen muss; das verschwendet enorme Mengen an Energie und Zeit.

Diese Arbeit stellt eine neue, winzige elektronische Komponente vor, die dieses Problem löst, indem sie Speicher und Logik in einem einzigen, extrem stromsparenden Schalter vereint. So funktioniert es, erklärt durch einfache Analogien:

1. Die „intelligente Tür" (Der Schmitt-Trigger)

Stellen Sie sich die Kerninnovation als eine intelligente Tür vor, die sich nicht nur öffnet, wenn Sie sie drücken; sie erinnert sich, in welche Richtung Sie sie zuletzt gedrückt haben.

Das Problem: Normale Schalter sind launisch. Wenn Sie eine Tür nur leicht drücken, könnte sie einen Spalt aufgehen, dann schließen und sich wieder öffnen, wenn Sie wackeln. Sie benötigt einen konstanten Druck, um offen zu bleiben.
Die Lösung: Diese neue „Tür" verfügt über ein spezielles Gedächtnis. Sobald Sie sie stark genug drücken, um sie zu öffnen, verriegelt sie sich in der offenen Position. Sie bleibt offen, selbst wenn Sie loslassen. Um sie zu schließen, müssen Sie sie in die entgegengesetzte Richtung mit einer bestimmten Kraft drücken.
Die „Hysterese" (Das Gedächtnis): Dieser Verriegelungsmechanismus wird Hysterese genannt. Er erzeugt eine „Tote Zone", in der kleine, zufällige Wackler (Rauschen) die Tür nicht versehentlich öffnen oder schließen. Sie reagiert nur auf klare, absichtliche Druckvorgänge.

2. Das „Wasserfluss"-System (Strommodus)

Die meisten Computerchips arbeiten mit Spannung (wie Wasserdruck). Dieser neue Chip arbeitet mit Strom (wie dem tatsächlichen Wasserfluss).

Stellen Sie sich den Chip als ein System von Rohren vor. Anstatt zu messen, wie stark das Wasser drückt, zählt es, wie viel Wasser fließt.
Die Autoren bauten dies mit nur neun winzigen Transistoren (den mikroskopischen Schaltern innerhalb eines Chips). Das ist, als würde man ein komplexes Rohrsystem mit nur neun Rohren bauen.
Da es einen so winzigen Wasserfluss nutzt, verbraucht es fast keine Energie – so wenig, dass es im Nanowatt-Bereich arbeitet. Um das einzuordnen: Es verbraucht etwa eine Milliarde Mal weniger Leistung als eine Standard-Hausglühbirne.

3. Der „Drei-Farben"-Code (Spitzen-basierte Logik)

Die Autoren haben herausgefunden, wie man diese Tür durch einen cleveren Drei-Farben-Code für den Wasserfluss rechnen lässt:

Kein Fluss (0): Steht für „Noch nichts passiert" oder ein „Negatives" Signal.
Niedriger Fluss (Ruhezustand): Steht für „Warten".
Hoher Fluss (Spitze): Steht für ein „Positives" Signal.

Da sich die Tür an das letzte Mal erinnert, an dem sie gedrückt wurde, kann sie logische Operationen (wie UND, ODER, XOR) ausführen, indem sie einfach die Richtung des letzten Drucks betrachtet.

Beispiel: Wenn Sie ein „UND"-Gatter wollen (das nur „Ja" sagt, wenn beide Eingänge positiv sind), wartet das System. Wenn der letzte Druck auf Eingang A „Hoch" war und der letzte Druck auf Eingang B „Hoch" war, öffnet sich die Tür. Es ist egal, ob diese Drücke vor einer Sekunde oder vor einem Jahr stattfanden; die Tür merkt sich den Zustand, bis ein neuer Druck eintrifft.

4. Warum das wichtig ist (Die „Küche"-Analogie)

In einem normalen Computer befinden sich Speicher und Gehirn in verschiedenen Räumen. Um ein Problem zu lösen, muss das Gehirn den Speicher nach Daten fragen, auf deren Ankunft warten, das Problem lösen und die Antwort zurücksenden. Das ist langsam und verschwendet Energie.

Dieser neue Chip ist wie eine Küche, in der Koch und Vorratsraum dieselbe Person sind.

Die „Tür" (der Chip) hält die Informationen (Speicher).
Die „Tür" entscheidet auch, was mit diesen Informationen zu tun ist (Logik).
Da sie sich die letzte „Spitze" (Ereignis) unbegrenzt merkt, ohne aufgefrischt werden zu müssen, kann sie jahrelang untätig dastehen, verbraucht fast keine Energie und wacht sofort auf, um eine Entscheidung zu treffen, sobald ein neues Ereignis eintritt.

5. Was die Arbeit tatsächlich sagt (Die Grenzen)

Die Autoren sind sehr klar darüber, was dieser Chip kann und was nicht:

Er ist unipolar: Er funktioniert nur mit „positivem" Wasserfluss (Strom). Er kann negative Ströme nicht direkt verarbeiten, also mussten sie ein cleveres Codierungssystem erfinden, um negative Signale zu simulieren.
Er ist absichtlich langsam: Der Chip ist für sehr langsame, energieeffiziente Aufgaben konzipiert (wie die Überwachung eines Herzschlags oder eines Temperatursensors), nicht für die Hochgeschwindigkeitsvideobearbeitung. Seine „Geschwindigkeitsbegrenzung" liegt bei etwa 1.000 Operationen pro Sekunde, was für biologische oder Umweltsensoren völlig ausreicht, aber für ein Smartphone zu langsam ist.
Er ist robust: Die Autoren simulierten diesen Chip und stellten fest, dass selbst wenn die winzigen Komponenten im Inneren leicht unvollkommen sind (was im echten Leben vorkommt), die „Tür" dennoch korrekt funktioniert und nicht durch Rauschen verwirrt wird.

Zusammenfassung

Diese Arbeit stellt einen winzigen, neun-Transistor-Schalter vor, der sowohl als Speicher als auch als Logikgatter fungiert. Er nutzt einen „intelligenten Tür"-Mechanismus, der sich an den letzten erhaltenen Druck erinnert, sodass er Berechnungen durchführen kann, ohne seinen Speicher ständig auffrischen zu müssen. Er läuft mit so wenig Leistung, dass er ideal für winzige, batterielose Geräte ist, die jahrelang „zuhören" müssen, um Entscheidungen erst dann zu treffen, wenn etwas Interessantes passiert.

Technische Zusammenfassung: Eine vollständig einstellbare Strommodus-Speicherzelle mit extrem niedrigem Leistungsbedarf in Standard-CMOS-Technologie

Problemstellung
Die rasante Expansion von Edge-Computing- und Internet-of-Things (IoT)-Anwendungen erfordert Hardware, die Inferenz und Signalverarbeitung direkt an den Sensorknoten mit extremer Energieeffizienz durchführen kann. Herkömmliche von-Neumann-Architekturen leiden unter der „Memory Wall" (Speicherwand), bei der die physische Trennung von Speicher- und Verarbeitungseinheiten aufgrund von Datenbewegungen erhebliche Energie- und Latenzkosten verursacht. Obwohl Computing-in-Memory eine Lösung bietet, stoßen bestehende Ansätze auf spezifische Einschränkungen:

Digitale SRAM-basierte Ansätze: Erfordern erweiterte Bitzellen für Lesestabilität und leiden unter erheblichen Flächen- und Leistungsverlusten durch periphere Schaltungen (Wandler, Verstärker).
Memristive Crossbar-Arrays: Bieten hohe Dichte, stehen jedoch vor Herausforderungen hinsichtlich Bauteilvariabilität, Programmier-Nonlinearität, Sneak-Path-Stromen und Fertigungsschritten, die oft über Standard-CMOS-Prozesse hinausgehen.
Bestehende Schmitt-Trigger-Entwürfe: Frühere Spannungsmodus-Implementierungen verlassen sich häufig auf externe Widerstände, feste Schwellenwerte oder weisen einen hohen Leistungsbedarf auf. Strommodus-Entwürfe, die zwar mit Subthreshold-Betrieb kompatibel sind, fehlen typischerweise die vollständige Einstellbarkeit von Schwellenwerten und Hysteresebreite oder verbrauchen Leistung im Mikrowatt ( $\mu$ W)-Bereich statt im Nanowatt (nW)-Bereich.

Es besteht eine spezifische Lücke für eine reine CMOS-Primitive, die bistabiles Speichern mit extrem niedrigem Leistungsbedarf kombiniert und in der Lage ist, Logik auf Spike-Signalen über beliebig lange Zeitfenster hinweg ohne Refresh-Mechanismen oder zeitliche Zwänge durchzuführen.

Methodik
Die Autoren schlagen eine neuartige, vollständig einstellbare, unipolare Speicherzelle vor, die vom Schmitt-Trigger-Vergleicher inspiriert ist und in einem Standard-180-nm-CMOS-Prozess unter Verwendung von nur neun Transistoren entworfen wurde. Die Schaltung arbeitet vollständig im Strombereich und nutzt eine dual-Heaviside-Rückkopplungsstruktur:

Kernarchitektur: Das Design besteht aus zwei voneinander abhängigen nichtlinearen Schwellwertelementen.
- Ein primäres Heaviside-Element aktiviert, wenn der Eingangsstrom ( $I_{in}$ ) einen Schwellwert ( $I_{thresh}$ ) überschreitet, und erzeugt einen Ausgangsstrom ( $I_{gain}$ ).
- Ein sekundäres Heaviside-Element befindet sich in einer Rückkopplungsschleife, die durch den Ausgang der ersten Stufe ausgelöst wird. Es injiziert einen Rückkopplungsstrom ( $I_{width}$ ) zurück in den Eingang.
Bistabilitätsmechanismus: Der Rückkopplungsstrom senkt den effektiven Eingangsschwellwert auf $I_{thresh} - I_{width}$ , wodurch eine Hystereseschleife entsteht. Dies gewährleistet ein bistabiles Schaltverhalten, bei dem die Schaltung ihren Zustand beibehält, bis der Eingang die entgegengesetzte Schwelle überschreitet.
Einstellbarkeit: Drei Schlüsselparameter sind unabhängig über programmierbare Vorspannungsströme einstellbar:
- $I_{thresh}$ : Steuert den hohen Umschaltschwellwert.
- $I_{width}$ : Steuert die Hysteresebreite (und damit den niedrigen Umschaltschwellwert).
- $I_{gain}$ : Steuert den Ausgangsstrom im Hochzustand.
Implementierung: Die Schaltung ist widerstands- und kapazitorlos und verlässt sich ausschließlich auf Standard-MOSFET-Elemente, die im Subthreshold-Bereich arbeiten. Das Design verwendet eine konservative Transistor-Bemessungsstrategie (z. B. 5 $\mu$ m Breite), um Mismatch und Kurzkanaleffekte zu minimieren und dabei Robustheit und niedrigen Leistungsbedarf gegenüber hoher Bandbreite zu priorisieren (begrenzt auf ~1 kHz).

Hauptbeiträge

Strommodus-Schmitt-Trigger mit extrem niedrigem Leistungsbedarf: Eine Neun-Transistor-Implementierung, die einen Leistungsverbrauch im Nanowatt-Bereich (1 nW bis 10 nW) erreicht, was deutlich niedriger ist als bei früheren Strommodus-Entwürfen (typischerweise $\mu$ W bis mW).
Vollständige unabhängige Einstellbarkeit: Im Gegensatz zu früheren Entwürfen ermöglicht diese Schaltung die unabhängige Kontrolle des Schwellenstroms, der Hysteresebreite und des Ausgangsgewinns ausschließlich über Vorspannungsströme.
Spike-basierte Logikfamilie: Die Autoren demonstrieren eine vollständige Familie elementarer Logikgatter (UND, ODER, NAND, NOR, XOR), die auf dieser Speicherzelle basiert. Diese Gatter nutzen ein Drei-Niveau-Stromkodierungsschema (0 pA, 250 pA, 500 pA), um negative Spikes, Ruhezustände und positive Spikes innerhalb eines strikt positiven Strombereichs darzustellen.
Persistenter Speicher ohne Refresh: Die bistabile Natur der Zelle ermöglicht es, die Polarität des letzten empfangenen Spikes unbegrenzt zu speichern. Dies ermöglicht asynchrone Logikoperationen, die Spikepolaritäten vergleichen, ohne dass zeitliche Fensterung oder Refresh-Schaltungen erforderlich sind – eine Fähigkeit, die in reiner CMOS-Spike-basierter Logik bisher nicht demonstriert wurde.
Bistable Memory Recurrent Unit (BMRU): Die Schaltung dient als Primitive für BMRUs in analogen neuronalen Netzen, wobei quantisierte verborgene Zustände eine inhärente Rauschimmunität bieten.

Ergebnisse
Simulationen wurden mit SPICE unter Verwendung von X-FAB 180-nm-Modellen bei einer Versorgungsspannung von 1,8 V durchgeführt:

Hysterese und Stabilität: Die Schaltung zeigt ein klares bistabiles Verhalten mit scharfen Übergängen. DC-Sweeps bestätigen zwei stabile Zustände mit gut definierten Hysteresen.
Robustheit: Eine Monte-Carlo-Analyse unter 3 $\sigma$ -Prozessvariation zeigt, dass die Schaltung ein korrektes Schaltverhalten beibehält, wobei nur geringe Abweichungen (einige zehn pA) bei Schwellwerten und Ausgangsniveaus auftreten. Das Design ist zudem resistent gegenüber Temperaturschwankungen, wobei die typischen Betriebsbedingungen deutlich unter 80°C bleiben.
Einstellbarkeit: Systematische Sweeps der Vorspannungsströme bestätigen, dass $I_{gain}$ , $I_{thresh}$ und $I_{width}$ ihre jeweiligen Parameter (Ausgangsniveau, Schwellwert, Hysteresebreite) auf lineare und unabhängige Weise steuern, wobei relative Fehler niedrig bleiben (z. B. < 6 % bei getesteten Maximalwerten).
Logikoperationen: SPICE-Simulationen der fünf grundlegenden Logikgatter bestätigen die korrekte Funktionalität. Die Gatter reagieren selektiv auf die Polarität des letzten Spikes an jedem Eingang, wobei die Ausgaben unbegrenzt bestehen bleiben, bis neue Spikes eintreffen. Der Leistungsbedarf für diese Gatter bleibt im Bereich von einigen zehn nW.

Bedeutung und Behauptungen
Das Papier positioniert dieses Design als vielseitigen Baustein für neuartige neuromorphe Prozessoren der nächsten Generation, die Speicher, Logik und rekurrente Berechnungen integrieren.

Nischenbesetzung: Das Design besetzt eine distincte Nische zwischen memristiven Ansätzen (hohe Dichte, aber hohe Variabilität/nicht-standardisierte Fertigung) und SRAM-basierten Ansätzen (zuverlässig, aber hohe Flächen-/Leistungskosten). Es bietet eine reine CMOS-Implementierung mit Nanowatt-Betrieb und persistenter Zustandserhaltung.
Asynchrone Verarbeitung: Durch die Eliminierung des Bedarfs an zeitlicher Fensterung ermöglicht die Schaltung eine ultra-sparsame, asynchrone ereignisgesteuerte Verarbeitung, bei der nur während Spike-Übergängen Leistung verbraucht wird.
Hardware-Software-Co-Design: Die Autoren stellen fest, dass diese Schaltung in einer Hardware-Software-Co-Design-Demonstration für Keyword-Erkennung eingesetzt wurde, wobei bei einem Leistungsverbrauch von ~100 nW eine Genauigkeit von über 90 % erreicht wurde, was auf eine potenzielle Verbesserung um drei Größenordnungen im Vergleich zu vergleichbaren TinyML-Implementierungen hindeutet.
Einschränkungen: Die Autoren räumen ausdrücklich Einschränkungen ein, darunter den unipolaren Betrieb (nur positive Ströme) und einen Kompromiss zwischen Betriebsfrequenz, Transistoranzahl/-größe und Leistungsbedarf. Die aktuelle Bandbreite ist auf etwa 1 kHz begrenzt, was für biomedizinische und Edge-Anwendungen mit menschlicher Beteiligung geeignet ist, jedoch nicht für Hochgeschwindigkeits-Digitallogik.

Zusammenfassend zeigt die Arbeit, dass ein kompakter, vollständig einstellbarer Strommodus-Schmitt-Trigger als fundamentale Primitive für ultra-leistungssparende, asynchrone neuromorphe Computing dienen kann, indem er die „Memory Wall" und die Einschränkungen bestehender Computing-in-Memory-Technologien durch Standard-CMOS-Integration überwindet.