Sintesi Tecnica: Validazione Sperimentale di un'Architettura Compatta Fault-Tolerant per Ioni Intrappolati

Definizione del Problema

La correzione degli errori quantistici (QEC) ha recentemente iniziato a dimostrare operazioni logiche che superano le controparti fisiche non codificate. Tuttavia, il raggiungimento di una computazione fault-tolerant (FT) utile richiede più di una semplice memoria a basso errore; richiede un'architettura capace di orchestrare un encoding logico efficiente, operazioni logiche a basso overhead e l'accesso a risorse non-Clifford per l'universalità. Gli attuali codici ad alto tasso si affidano spesso alla chirurgia di reticolo generalizzata, che introduce significativi overhead spaziali e temporali. Inoltre, i primi regimi fault-tolerant richiedono tassi di errore logico (LER) nell'ordine di $10^{-6}$ a $10^{-8}$ per porta logica, un obiettivo che necessita di architetture ottimizzate sia per la protezione della memoria che per l'efficienza computazionale su hardware near-term.

Metodologia

Gli autori introducono e validano sperimentalmente un'architettura fault-tolerant basata sul codice [[20, 2, 6]] C4-Helix. Questo codice è un codice simpatico concatenato doppio (CSD) formato dalla concatenazione di un codice Torico ritorto [[10, 2, 3]] con un codice C4 [[4, 2, 2]]. L'architettura è progettata per sfruttare la connettività arbitraria dei sistemi a ioni intrappolati al fine di ridurre gli overhead rispetto ai codici topologici planari.

La validazione sperimentale è stata eseguita su Quantinuum Helios, un processore quantistico a ioni intrappolati da 98 qubit. Lo studio si è concentrato su tre componenti principali della proposta architettura:

1. Benchmarking della Memoria: Gli autori hanno testato cicli ripetuti di QEC per dimostrare la soppressione dell'errore logico. Hanno preparato stati logici, eseguito 20 round di estrazione del sindrome (mitigando il leakage tramite repumping hardware e unità di riduzione del leakage a livello di circuito) e decodificato i dati utilizzando il decoder Frontier. Hanno confrontato le prestazioni del codice base [[10, 2, 3]] rispetto al codice concatenato [[20, 2, 6]] C4-Helix.
2. Benchmarking Clifford Logico: Per testare le capacità computazionali, il team ha eseguito il benchmarking randomizzato a due qubit (TQRB) sull'intero gruppo di Clifford logico codificato all'interno di un singolo blocco C4-Helix. Ciò ha comportato l'intercalare l'estrazione del sindrome adattiva attiva (ASE) con sequenze casuali di porte di Clifford logiche. Le porte logiche sono state compilate utilizzando un approccio a tabella di lookup che massimizza l'uso di porte di automorfismo "gratuite" (implementate tramite trasporto di ioni e rilabeling dei qubit) e minimizza l'uso di porte di non-automorfismo (specificamente una porta $S_0S_1$ fold-transversal di profondità 4).
3. Interfaccia di Codice Eterogenea: Per affrontare la necessità di risorse non-Clifford, gli autori hanno dimostrato un'interfaccia fault-tolerant tra il codice C4-Helix e un codice di superficie ruotato a distanza 5. Hanno utilizzato un CNOT chain-map per preparare uno stato GHZ a tre qubit logici che abbraccia entrambe le famiglie di codici, testando efficacemento l'interfaccia di "iniezione di stato" necessaria per la computazione universale senza eseguire la completa distillazione dello stato magico all'interno del codice C4-Helix stesso.

Contributi Chiave e Risultati

1. Soppressione dell'Errore Logico

L'esperimento ha dimostrato che la concatenazione del codice [[10, 2, 3]] con il codice C4 sopprime con successo gli errori logici.

• Risultato: Il tasso di errore logico per qubit logico per ciclo QEC è stato ridotto da $2,1^{+1,0}_{-0,7} \times 10^{-4}$ per il codice [[10, 2, 3]] a $4,6^{+6,2}_{-2,6} \times 10^{-5}$ per il codice [[20, 2, 6]] C4-Helix.
• Post-selezione: Applicando una post-selezione forced-gap (scartando solo lo 0,4% dei colpi), il tasso di errore è stato ulteriormente ridotto a $9,3^{+43}_{-7,6} \times 10^{-6}$.

2. Computazione Clifford Logica Efficiente

L'architettura ha raggiunto operazioni logiche ad alta fedeltà senza fare affidamento sulla post-selezione.

• Risultato: L'errore per porta Clifford logica a due qubit è stato misurato a $2,8^{+1,0}_{-1,6} \times 10^{-4}$.
• Confronto: Ciò rappresenta un miglioramento di $4,3^{+5,9}_{-1,1} \times$ rispetto al tasso di errore TQRB fisico non codificato di $\approx 1,2 \times 10^{-3}$.
• Meccanismo: Il guadagno di prestazioni è stato parzialmente attribuito all'Estrazione del Sindrome Adattiva (ASE), che ha ridotto il conteggio delle porte fisiche a due qubit del 33% e il tempo di esecuzione (wall-clock time) del 23% per colpo.

3. Interfaccia Eterogenea e Fedeltà GHZ

Lo studio ha validato la capacità di entanglement tra qubit logici di diverse famiglie di codici.

• Risultato: È stato preparato uno stato GHZ a tre qubit logici che abbraccia il codice di superficie e il codice C4-Helix. Il limite inferiore della fedeltà del GHZ logico era del $99,925^{+0,068}_{-0,245}\%$.
• Confronto: Questo supera la fedeltà baseline fisica (non codificata) del $99,54 \pm 0,04\%$ di circa lo 0,39%, corrispondente a una separazione di $6,7\sigma$. Questo risultato valida l'interfaccia CNOT chain-map come un primitivo viabile per l'iniezione dello stato magico.

4. Simulazione e Scalabilità

Le simulazioni a livello di circuito indicano che miglioramenti moderati nella fedeltà delle porte fisiche (già raggiunti nei testbed a ioni intrappolati) porterebbero la stessa architettura [[20, 2, 6]] nel regime di errore logico di $10^{-6}$ a $10^{-8}$ target per la computazione fault-tolerant precoce.

Significato e Rivendicazioni

Il documento afferma di aver stabilito il codice C4-Helix come un'architettura fault-tolerant validata dall'hardware, piuttosto che un semplice memory quantistico. La significatività risiede nei seguenti punti:

• Compattezza ed Efficienza: L'architettura offre una riduzione di circa $3,5\times$ dell'overhead spaziale rispetto ai convenzionali codici di superficie ruotati di comparabile distanza.
• Controllo a Basso Overhead: Raggiunge un controllo Clifford completo con un overhead minimo utilizzando porte trasversali e automorfismi (relabeling dei qubit), evitando le pesanti risorse di ancilla e la serializzazione richieste dalla chirurgia di reticolo generalizzata.
• Universalità Modulare: L'architettura fornisce un'interfaccia validata per fornire risorse non-Clifford da codici esterni (come i codici di superficie) tramite chain map, invece di richiedere complessa distillazione di stati magici all'interno del codice computazionale.
• Validazione Hardware: I risultati dimostrano che un codice compatto, con $k > 1$, può essere progettato attorno ai requisiti computazionali sin dall'inizio, superando con successo i baseline fisici in termini di memoria, computazione e entanglement inter-codice senza post-selezione.

Gli autori concludono che, sebbene l'attuale esperimento non implementi una completa computazione universale Clifford+T, esso stabilisce con successo il substrato Clifford e l'interfaccia eterogenea necessari per costruirne uno, aprendo la strada alla computazione quantistica fault-tolerant precoce.