Experimental validation of a compact fault-tolerant architecture for trapped ions

기술 요약: 트랩 이온을 위한 컴팩트 결함 허용 아키텍처의 실험적 검증

문제 정의

양자 오류 정정(QEC)은 최근 인코딩되지 않은 물리적 큐비트보다 성능이 우수한 논리적 연산을 시연하기 시작했습니다. 그러나 유용한 결함 허용(Fault-Tolerant, FT) 컴퓨팅을 달성하려면 단순히 낮은 오류율의 메모리뿐만 아니라, 효율적인 논리적 인코딩, 저오버헤드 논리 연산, 그리고 보편성을 위한 비-클리포드(non-Clifford) 자원에 접근할 수 있는 능력을 갖춘 아키텍처가 필요합니다. 현재의 고율 코드들은 일반화된 격자 수술(generalized lattice surgery)에 의존하는 경우가 많으며, 이는 상당한 공간적 및 시간적 오버헤드를 초래합니다. 또한, 초기 결함 허용 단계에서는 논리적 게이트당 $10^{-6}$에서 $10^{-8}$ 범위의 논리적 오류율(LER)이 요구되며, 이는 근미래 하드웨어에서 메모리 보호와 계산 효율성을 모두 최적화한 아키텍처를 필요로 합니다.

방법론

저자들은 [[20, 2, 6]] C4-Helix 코드에 기반한 결함 허용 아키텍처를 도입하고 실험적으로 검증합니다. 이 코드는 [[10, 2, 3]] 뒤틀린 토릭 코드(twisted Toric code)와 [[4, 2, 2]] C4 코드를 결합하여 형성된 결합 심플렉틱 이중(concatenated symplectic double, CSD) 코드입니다. 이 아키텍처는 평면형 위상 코드와 비교하여 오버헤드를 줄이기 위해 트랩 이온 시스템의 임의 연결성(arbitrary connectivity)을 활용하도록 설계되었습니다.

실험적 검증은 98-큐비트 트랩 이온 양자 프로세서인 Quantinuum Helios에서 수행되었습니다. 본 연구는 제안된 아키텍처의 세 가지 주요 구성 요소에 초점을 맞추었습니다:

1. 메모리 벤치마킹: 저자들은 논리적 오류 억제를 입증하기 위해 반복적인 QEC 사이클을 벤치마킹했습니다. 논리 상태를 준비하고, 20 라운드의 신드롬 추출을 수행하였으며(하드웨어 리펌핑 및 회로 수준 누설 감소 유닛을 통해 누설 완화), Frontier 디코더를 사용하여 데이터를 디코딩했습니다. 그들은 [[10, 2, 3]] 베이스 코드의 성능을 결합된 [[20, 2, 6]] C4-Helix 코드와 비교했습니다.
2. 논리적 클리포드 벤치마킹: 계산 능력을 테스트하기 위해, 팀은 단일 C4-Helix 코드블록 내에 인코딩된 완전한 논리적 클리포드 군(Clifford group)에 대해 2-큐비트 무작위 벤치마킹(TQRB)을 수행했습니다. 여기에는 무작위 클리포드 게이트 시퀀스와 함께 능동적 적응형 신드롬 추출(ASE)을 인터리빙하는 과정이 포함되었습니다. 논리 게이트는 "자유" 자기동형(automorphism) 게이트(이온 이동 및 큐비트 재라벨링을 통해 구현됨)의 사용을 극대화하고, 비-자기동형 게이트(특히 depth-4 fold-transversal $S_0S_1$ 게이트)의 사용을 최소화하는 룩업 테이블 접근 방식을 사용하여 컴파일되었습니다.
3. 이종 코드 인터페이스: 비-클리포드 자원의 필요성을 해결하기 위해, 저자들은 C4-Helix 코드와 거리-5 회전 표면 코드(rotated surface code) 간의 결함 허용 인터페이스를 시연했습니다. 이들은 체인 맵 CNOT을 사용하여 두 코드 패밀리에 걸친 3-논리 큐비트 GHZ 상태를 준비하였으며, 이를 통해 C4-Helix 코드 내에서 완전한 매직 상태 증류(magic-state distillation)를 수행하지 않고도 보편적 계산에 필요한 "상태 주입(state injection)" 인터페이스를 효과적으로 테스트했습니다.

주요 기여 및 결과

1. 논리적 오류 억제

실험 결과, [[10, 2, 3]] 코드를 C4 코드와 결합하는 것이 논리적 오류를 성공적으로 억제함을 보여주었습니다.

• 결과: 논리 큐비트당 QEC 사이클당 논리적 오류율은 [[10, 2, 3]] 코드의 $2.1^{+1.0}_{-0.7} \times 10^{-4}$에서 [[20, 2, 6]] C4-Helix 코드의 $4.6^{+6.2}_{-2.6} \times 10^{-5}$로 감소했습니다.
• 사후 선택(Post-selection): 강제 간극 사후 선택(forced-gap post-selection, 0.4%의 샷만 폐기)을 적용했을 때, 오류율은 $9.3^{+43}_{-7.6} \times 10^{-6}$로 더욱 감소했습니다.

2. 효율적인 논리적 클리포드 계산

아키텍처는 사후 선택에 의존하지 않고 높은 충실도의 논리 연산을 달로 달성했습니다.

• 결과: 2-큐비트 논리적 클리포드 게이트당 오류는 $2.8^{+1.0}_{-1.6} \times 10^{-4}$로 측정되었습니다.
• 비교: 이는 물리적 인코딩되지 않은 TQRB 오류율인 $\approx 1.2 \times 10^{-3}$ 대비 $4.3^{+5.9}_{-1.1} \times$ 개선된 수치입니다.
• 메커니즘: 성능 향상은 부분적으로 적응형 신드롬 추출(ASE) 덕분이었으며, 이는 물리적 2-큐비트 게이트 수를 33% 줄이고 샷당 벽시계 시간(wall-clock time)을 23% 단축했습니다.

3. 이종 인터페이스 및 GHZ 충실도

본 연구는 서로 다른 코드 패밀리 간의 논리 큐비트 얽힘 능력을 검증했습니다.

• 결과: 표면 코드와 C4-Helix 코드를 가로지르는 3-논리 큐비트 GHZ 상태가 준비되었습니다. 논리적 GHZ 충실도 하한선은 $99.925^{+0.068}_{-0.245}\%$였습니다.
• 비교: 이는 물리적(인코딩되지 않은) 베이스라인 충실도인 $99.54 \pm 0.04\%$보다 약 0.39% 높으며, 이는 $6.7\sigma$의 차이에 해당합니다. 이 결과는 체인 맵 CNOT 인터페이스가 매직 상태 주입을 위한 실행 가능한 프리미티브임을 입증합니다.

4. 시뮬레이션 및 확장성

회로 수준 시뮬레이션은 (이미 트랩 이온 테스트베드에서 달성된) 물리적 게이트 충실도의 완만한 개선이 동일한 [[20, 2, 6]] 아키텍처를 초기 결함 허용 계산의 목표인 $10^{-6}$에서 $10^{-8}$ 논리적 오류 영역으로 이끌 것임을 나타냅니다.

의의 및 주장

본 논문은 C4-Helix 코드가 단순한 양자 메모리가 아니라, 하드웨어로 검증된 결함 허용 아키텍처임을 확립한다고 주장합니다. 그 의의는 다음과 같습니다:

• 컴팩트함 및 효율성: 이 아키텍처는 유사한 거리를 가진 기존의 회전 표면 코드와 비교하여 공간적 오버헤드를 약 $3.5\times$ 줄여줍니다.
• 저오버헤드 제어: 트랜스버설 게이트와 자기동형(큐비트 재라벨링)을 활용하여 최소한의 오버헤드로 완전한 클리포드 제어를 달성하며, 일반화된 격자 수술에 필요한 무거운 앤실라 자원과 직렬화를 피합니다.
• 모듈형 보편성: C4-Helix 코드 자체 내에서 복잡한 매직 상태 증류를 요구하는 대신, 체인 맵을 통해 외부 코드(예: 표면 코드)로부터 비-클리포드 자원을 공급하는 검증된 인터페이스를 제공합니다.
• 하드웨어 검증: 결과는 $k > 1$인 컴팩트한 양자 코드가 처음부터 계산 요구 사항에 맞춰 설계될 수 있으며, 사후 선택 없이도 메모리, 계산 및 코드 간 얽힘에서 물리적 베이스라인을 성공적으로 능가할 수 있음을 입증합니다.

저자들은 현재 실험이 완전한 보편적 Clifford+T 계산을 구현하지는 않았지만, 이를 구축하는 데 필요한 클리포드 기질(substrate)과 이종 인터페이스를 성공적으로 구축함으로써, 초기 결함 허용 양자 컴퓨팅을 위한 길을 열었다고 결론짓습니다.