Resumo Técnico: Validação Experimental de uma Arquitetura Compacta e Tolerante a Falhas para Íons Aprisionados

Declaração do Problema

A correção de erros quânticos (QEC) começou recentemente a demonstrar operações lógicas que superam seus equivalentes físicos não codificados. No entanto, alcançar uma computação tolerante a falhas (FT) útil requer mais do que apenas uma memória de baixo erro; exige uma arquitetura capaz de orquestrar codificação lógica eficiente, operações lógicas de baixo overhead e acesso a recursos não-Clifford para universalidade. Os códigos de alta taxa atuais dependem frequentemente de cirurgia de rede generalizada, o que introduz significativos custos espaciais e temporais. Além disso, os regimes iniciais de tolerância a falhas exigem taxas de erro lógico (LER) na ordem de $10^{-6}$ a $10^{-8}$ por porta lógica, um alvo que necessita de arquiteturas otimizadas tanto para proteção de memória quanto para eficiência computacional em hardware de curto prazo.

Metodologia

Os autores introduzem e validam experimentalmente uma arquitetura tolerante a falhas baseada no código [[20, 2, 6]] C4-Helix. Este código é um código de dupla simplética concatenada (CSD) formado pela concatenação de um código Toric torcido [[10, 2, 3]] com um código C4 [[4, 2, 2]]. A arquitetura é projetada para aproveitar a conectividade arbitrária dos sistemas de íons aprisionados para reduzir os custos operacionais em comparação com códigos topológicos planares.

A validação experimental foi realizada no Quantinuum Helios, um processador de íons aprisionados de 98 qubits. O estudo focou em três componentes principais da arquitetura proposta:

1. Benchmarking de Memória: Os autores realizaram o benchmarking de ciclos repetidos de QEC para demonstrar a supressão do erro lógico. Eles prepararam estados lógicos, realizaram 20 rodadas de extração de síndrome (mitigando o vazamento via repumping de hardware e unidades de redução de vazamento ao nível do circuito) e decodificaram os dados usando o decodificador Frontier. Eles compararam o desempenho do código base [[10, 2, 3]] contra o código concatenado [[20, 2, 6]] C4-Helix.
2. Benchmarking de Clifford Lógico: Para testar as capacidades computacionais, a equipe realizou o benchmarking de randomized benchmarking de dois qubits (TQRB) sobre o grupo Clifford lógico completo codificado dentro de um único bloco de código C4-Helix. Isso envolveu o entrelaçamento de extração de síndrome adaptativa ativa (ASE) com sequências aleatórias de portas Clifford lógicas. As portas lógicas foram compiladas usando uma abordagem de tabela de consulta (lookup-table) que maximiza o uso de portas de automorfismo "gratuitas" (implementadas via transporte de íons e reetiquetagem de qubits) e minimiza o uso de portas de não-automorfismo (especificamente uma porta $S_0S_1$ transversal de profundidade-4).
3. Interface de Código Heterogênea: Para abordar a necessidade de recursos não-Clifford, os autores demonstraram uma interface tolerante a falhas entre o código C4-Helix e um código de superfície rotacionado de distância-5. Eles utilizaram um CNOT de mapa de cadeia (chain-map) para preparar um estado GHZ de três qubits lógicos abrangendo ambas as famílias de códigos, testando efetivamente a interface de "injeção de estado" necessária para computação universal sem realizar a destilação completa de estados mágicos dentro do próprio código C4-Helix.

Principais Contribuições e Resultados

1. Supressão de Erro Lógico

O experimento demonstrou que a concatenação do código [[10, 2, 3]] com o código C4 suprime com sucesso os erros lógicos.

• Resultado: A taxa de erro lógico por qubit lógico por ciclo de QEC foi reduzida de $2,1^{+1,0}_{-0,7} \times 10^{-4}$ para o código [[10, 2, 3]] para $4,6^{+6,2}_{-2,6} \times 10^{-5}$ para o código [[20, 2, 6]] C4-Helix.
• Pós-seleção: Ao aplicar a pós-seleção de gap forçado (descartando apenas 0,4% das amostras/shots), a taxa de erro foi ainda mais reduzida para $9,3^{+43}_{-7,6} \times 10^{-6}$.

2. Computação Clifford Lógica Eficiente

A arquitetura alcançou operações Clifford lógicas de alta fidelidade sem depender de pós-seleção.

• Resultado: O erro por porta Clifford lógica de dois qubits foi medido em $2,8^{+1,0}_{-1,6} \times 10^{-4}$.
• Comparação: Isso representa uma melhoria de $4,3^{+5,9}_{-1,1} \times$ sobre a taxa de erro de TQRB física não codificada de $\approx 1,2 \times 10^{-3}$.
• Mecanismo: O ganho de desempenho foi parcialmente atribuído à Extração de Síndrome Adaptativa (ASE), que reduziu a contagem de portas físicas de dois qubits em 33% e o tempo de execução (wall-clock time) em 23% por amostra.

3. Interface Heterogênea e Fidelidade GHZ

O estudo validou a capacidade de entrelaçar qubits lógicos entre diferentes famílias de códigos.

• Resultado: Um estado GHZ de três qubits lógicos foi preparado abrangendo o código de superfície e o código C4-Helix. O limite inferior da fidelidade do GHZ lógico foi de $99,925^{+0,068}_{-0,245}\%$.
• Comparação: Este valor excede a fidelidade de linha de base física (não codificada) de $99,54 \pm 0,04\%$ em aproximadamente 0,39%, correspondendo a uma separação de $6,7\sigma$. Este resultado valida a interface CNOT de mapa de cadeia como um primitivo viável para a injeção de estados mágicos.

4. Simulação e Escalabilidade

Simulações ao nível de circuito indicam que melhorias moderadas na fidelidade de portas físicas (já alcançadas em bancos de teste de íons aprisionados) levariam a mesma arquitetura [[20, 2, 6]] para o regime de $10^{-6}$ a $10^{-8}$ de erro lógico visado para computação tolerante a falhas precoce.

Significância e Alegações

O artigo afirma estabelecer o código C4-Helix como uma arquitetura tolerante a falhas validada por hardware, e não meramente uma memória quântica. A significância reside nos seguintes pontos:

• Compactação e Eficiência: A arquitetura oferece uma redução de $\sim 3,5\times$ no overhead espacial em comparação com códigos de superfície rotacionados convencionais de distância comparável.
• Controle de Baixo Overhead: Ela alcança controle Clifford completo com overhead mínimo ao utilizar portas transversais e automorfismos (reetiquetagem de qubits), evitando os pesados recursos de ancila e a serialização exigida pela cirurgia de rede generalizada.
• Universalidade Modular: A arquitetura fornece uma interface validada para o fornecimento de recursos não-Clifford de códigos externos (como códigos de superfície) via mapas de cadeia, em vez de exigir destilação complexa de estados mágicos dentro do código computacional.
• Validação de Hardware: Os resultados demonstram que um código compacto, com $k > 1$, pode ser projetado em torno de requisitos computacionais desde o início, superando com sucesso as linhas de base físicas em memória, computação e entrelaçamento entre códigos, sem pós-seleção.

Os autores concluem que, embora o experimento atual não implemente uma computação completa de Clifford+T universal, ele estabelece com sucesso o substrato Clifford e a interface heterogênea necessários para construir um, pavimentando o caminho para a computação quântica tolerante a falhas precoce.