Technisches Resümee: Experimentelle Validierung einer kompakten fehlertoleranten Architektur für gefangene Ionen

Problemstellung

Die Quantenfehlerkorrektur (QEC) hat kürzlich begonnen, logische Operationen zu demonstrieren, die unkodierte physikalische Gegenstücke übertreffen. Um jedoch eine nützliche fehlertolerante (FT) Berechnung zu ermöglichen, ist mehr als nur ein fehlerarmer Speicher erforderlich; es bedarf einer Architektur, die in der Lage ist, effiziente logische Kodierung, geringen Overhead bei logischen Operationen und den Zugriff auf nicht-Clifford-Ressourcen für Universalität zu orchestrieren. Aktuelle Hochraten-Codes verlassen sich häufig auf generalisierte Lattice-Surgery, was erhebliche räumliche und zeitliche Overheads einführt. Darüber hinaus erfordern frühe fehlertolerante Regime logische Fehlerraten (LERs) im Bereich von $10^{-6}$ bis $10^{-8}$ pro logischem Gate – ein Ziel, das Architekturen verlangt, die sowohl auf Speicherschutz als auch auf Recheneffizienz für Near-Term-Hardware optimiert sind.

Methodik

Die Autoren führen eine fehlertolerante Architektur vor, die auf dem [[20, 2, 6]] C4-Helix-Code basiert, und validieren diese experimentell. Dieser Code ist ein konkatonierter symplektischer Doppel-Code (CSD), der durch die Konkatenierung eines [[10, 2, 3]] verdrehten Toric-Codes mit einem [[4, 2, 2]] C4-Code gebildet wird. Die Architektur ist darauf ausgelegt, die beliebige Konnektivität von gefangenen Ionen-Systemen zu nutzen, um die Overheads im Vergleich zu planaren topologischen Codes zu reduzieren.

Die experimentelle Validierung wurde auf dem Quantinuum Helios, einem 98-Qubit-Trapped-Ion-Quantenprozessor, durchgeführt. Die Studie konzentrierte sich auf drei Hauptkomponenten der vorgeschlagenen Architektur:

1. Memory Benchmarking: Die Autoren benchmarkten wiederholte QEC-Zyklen, um die Unterdrückung logischer Fehler zu demonstrieren. Sie bereiteten logische Zustände vor, führten 20 Runden der Syndomextraktion durch (wobei Leakage mittels Hardware-Repumping und Circuit-Level-Leakage-Reduction-Units gemildert wurde) und dekodierten die Daten mit dem Frontier-Decoder. Sie verglichen die Leistung des Basis [[10, 2, 3]]-Codes mit dem konkatinierten [[20, 2, 6]] C4-Helix-Code.
2. Logisches Clifford-Benchmarking: Um die Rechenkapazitäten zu testen, führte das Team ein Zwei-Qubit-Randomized-Benchmarking (TQRB) auf der vollständigen logischen Clifford-Gruppe durch, die innerhalb eines einzelnen C4-Helix-Codeblocks kodiert ist. Dies beinhaltete das Interleaving von aktiver adaptiver Syndomextraktion (ASE) mit zufälligen Sequenzen von logischen Clifford-Gates. Die logischen Gates wurden mittels eines Lookup-Table-Ansatzes kompiliert, der die Nutzung von „freien“ Automorphismus-Gates (implementiert über Ionentransport und Qubit-Relabeling) maximiert und die Nutzung von Nicht-Automorphismus-Gates (speziell ein Tiefen-4 Fold-Transversal $S_0S_1$ Gate) minimiert.
3. Heterogene Code-Schnittstelle: Um die Notwendigkeit von Nicht-Clifford-Ressourcen zu adressieren, demonstrierten die Autoren eine fehlertolerante Schnittstelle zwischen dem C4-Helix-Code und einem Distanz-5 rotierten Surface-Code. Sie nutzten einen Chain-Map-CNOT, um einen dreilogischen-Qubit-GHZ-Zustand zu präparieren, der beide Code-Familien überspannt, wodurch effektiv die „State-Injection“-Schnittstelle getestet wurde, die für universelle Berechnungen erforderlich ist, ohne die vollständige Magic-State-Distillation innerhalb des C4-Helix-Codes selbst durchzuführen.

Wichtigste Beiträge und Ergebnisse

1. Unterdrückung logischer Fehler

Das Experiment demonstrierte, dass die Konkatenierung des [[10, 2, 3]]-Codes mit dem C4-Code die logischen Fehler erfolgreich unterdrückt.

• Ergebnis: Die logische Fehlerrate pro logischem Qubit pro QEC-Zyklus wurde von $2,1^{+1,0}_{-0,7} \times 10^{-4}$ für den [[10, 2, 3]]-Code auf $4,6^{+6,2}_{-2,6} \times 10^{-5}$ für den [[20, 2, 6]] C4-Helix-Code reduziert.
• Post-Selektion: Durch Anwendung einer Forced-Gap-Post-Selektion (Verwerfen von nur 0,4 % der Shots) wurde die Fehlerrate weiter auf $9,3^{+43}_{-7,6} \times 10^{-6}$ gesenkt.

2. Effiziente logische Clifford-Berechnung

Die Architektur erreichte hohe Fidelitäten bei logischen Operationen, ohne auf Post-Selektion angewiesen zu sein.

• Ergebnis: Der Fehler pro Zwei-Qubit-logischem Clifford-Gate wurde mit $2,8^{+1,0}_{-1,6} \times 10^{-4}$ gemessen.
• Vergleich: Dies entspricht einer Verbesserung von $4,3^{+5,9}_{-1,1} \times$ gegenüber der physikalischen unkodierten TQRB-Fehlerrate von $\approx 1,2 \times 10^{-3}$.
• Mechanismus: Der Leistungszuwachs wurde teilweise der Adaptive Syndrome Extraction (ASE) zugeschrieben, welche die Anzahl der physikalischen Zwei-Qubit-Gates um 33 % und die Wandzeit (Wall-Clock Time) pro Shot um 23 % reduzierte.

3. Heterogene Schnittstelle und GHZ-Fidelität

Die Studie validierte die Fähigkeit, logische Qubits über verschiedene Code-Familien hinweg zu verschränken.

• Ergebnis: Ein dreilogischer-Qubit-GHZ-Zustand wurde präpariert, der den Surface-Code und den C4-Helix-Code überspannt. Die untere Schranke der logischen GHZ-Fidelität lag bei $99,925^{+0,068}_{-0,245}\%$.
• Vergleich: Dies übertrifft die physikalische (unkodierte) Baseline-Fidelität von $99,54 \pm 0,04 \%$ um etwa 0,39 %, was einer $6,7\sigma$-Separation entspricht. Dieses Ergebnis validiert die Chain-Map-CNOT-Schnittstelle als praktikables Primitiv für die Magic-State-Injection.

4. Simulation und Skalierbarkeit

Circuit-Level-Simulationen deuten darauf hin, dass moderate Verbesserungen der physikalischen Gate-Fidelität (die bereits in Trapped-Ion-Testbeds erreicht wurden) dieselbe [[20, 2, 6]] Architektur in das für die frühe fehlertolerante Berechnung angestrebte Regime von $10^{-6}$ bis $10^{-8}$ logischen Fehlern treiben würden.

Bedeutung und Ansprüche

Das Paper beansprucht, den C4-Helix-Code als hardware-validierte fehlertolerante Architektur etabliert zu haben, statt lediglich als Quantenspeicher. Die Signifikanz liegt in folgenden Punkten:

• Kompaktheit und Effizienz: Die Architektur bietet eine $\sim 3,5\times$ Reduktion des räumlichen Overheads im Vergleich zu konventionellen rotierten Surface-Codes vergleichbarer Distanz.
• Geringer Steuerungsaufwand: Sie erreicht eine vollständige Clifford-Kontrolle mit minimalem Overhead durch die Nutzung von transversalen Gates und Automorphismen (Qubit-Relabeling), wodurch die schweren Ancilla-Ressourcen und die Serialisierung vermieden werden, die für generalisierte Lattice-Surgery erforderlich sind.
• Modulare Universalität: Die Architektur bietet eine validierte Schnittstelle zur Bereitstellung von Nicht-Clifford-Ressourcen aus externen Codes (wie Surface-Codes) via Chain-Maps, anstatt eine komplexe Magic-State-Distillation innerhalb des eigentlichen Rechencodes zu erfordern.
• Hardware-Validierung: Die Ergebnisse zeigen, dass ein kompakter $k > 1$ Quanten-Code von vornherein um Rechenanforderungen herum konstruiert werden kann und dabei erfolgreich die physikalischen Baselines in Bezug auf Speicher, Berechnung und Inter-Code-Verschränkung ohne Post-Selektion übertrifft.

Die Autoren kommen zu dem Schluss, dass das aktuelle Experiment zwar keine vollständige universelle Clifford+T-Berechnung implementiert, aber erfolgreich das notwendige Clifford-Substrat und die heterogene Schnittstelle etabliert hat, die zur Konstruktion einer solchen erforderlich sind, was den Weg für die frühe fehlertolerante Quantenberechnung ebnet.