Résumé Technique : Validation Expérimentale d'une Architecture Compacte Tolérante aux Fautes pour Ions Piégés

Énoncé du Problème

La correction d'erreurs quantiques (QEC) a récemment commencé à démontrer des opérations logiques qui surpassent les contreparties physiques non codées. Cependant, l'obtention d'un calcul tolérant aux fautes (FT) utile nécessite plus qu'une simple mémoire à faible taux d'erreur ; cela exige une architecture capable d'orchestrer un codage logique efficace, des opérations logiques à faible surcharge et l'accès à des ressources non-Clifford pour l'universalité. Les codes à haut débit actuels reposent souvent sur la chirurgie de réseau généralisée, ce qui introduit des surcharges spatiales et temporelles significatives. De plus, les premiers régimes de tolérance aux fautes nécessitent des taux d'erreur logique (LER) de l'ordre de $10^{-6}$ à $10^{-8}$ par porte logique, une cible qui nécessite des architectures optimisées à la fois pour la protection de la mémoire et l'efficacité computationnelle sur le matériel de nouvelle génération.

Méthodologie

Les auteurs introduisent et valident expérimentalement une architecture tolérante aux fautes basée sur le code C4-Helix [[20, 2, 6]]. Ce code est un code de double symplectique concaténé (CSD) formé par la concaténation d'un code Torique tordu [[10, 2, 3]] avec un code C4 [[4, 2, 2]]. L'architecture est conçue pour tirer parti de la connectivité arbitraire des systèmes d'ions piégés afin de réduire les surcharges par rapport aux codes topologiques plans.

La validation expérimentale a été réalisée sur Quantinuum Helios, un processeur quantique à ions piégés de 98 qubits. L'étude s'est concentrée sur trois composantes principales de l'architecture proposée :

1. Évaluation de la Mémoire (Benchmarking) : Les auteurs ont évalué des cycles de QEC répétés pour démontrer la suppression des erreurs logiques. Ils ont préparé des états logiques, effectué 20 cycles d'extraction de syndrome (en atténuant les fuites via le repompage matériel et des unités de réduction de fuite au niveau du circuit) et décodé les données à l'aide du décodeur Frontier. Ils ont comparé les performances du code de base [[10, 2, 3]] par rapport au code concaténé C4-Helix [[20, 2, 6]].
2. Évaluation de la Computation de Clifford Logique : Pour tester les capacités de calcul, l'équipe a réalisé un benchmarking de randomisation à deux qubits (TQRB) sur le groupe de Clifford logique complet encodé dans un seul bloc de code C4-Helix. Cela impliquait l'entrelacement de l'extraction de syndrome adaptative active (ASE) avec des séquences aléatoires de portes de Clifford logiques. Les portes logiques ont été compilées à l'aide d'une approche par table de correspondance qui maximise l'utilisation des portes d'automorphisme "gratuites" (implémentées via le transport d'ions et le renommage de qubits) et minimise l'utilisation de portes de non-automorphisme (spécifiquement une porte $S_0S_1$ de pli transversal de profondeur 4).
3. Interface de Code Hétérogène : Pour répondre au besoin de ressources non-Clifford, les auteurs ont démontré une interface tolérante aux fautes entre le code C4-Helix et un code de surface rotatif de distance 5. Ils ont utilisé une CNOT de type "chain-map" pour préparer un état GHZ de trois qubits logiques s'étendant sur les deux familles de codes, testant ainsi efficacement l'interface d'injection d'état requise pour le calcul universel sans effectuer la distillation complète de l'état magique au sein même du code C4-Helix.

Contributions Clés et Résultats

1. Suppression des Erreurs Logiques

L'expérience a démontré que la concaténation du code [[10, 2, 3]] avec le code C4 supprime avec succès les erreurs logiques.

• Résultat : Le taux d'erreur logique par qubit logique par cycle de QEC a été réduit de $2,1^{+1,0}_{-0,7} \times 10^{-4}$ pour le code [[10, 2, 3]] à $4,6^{+6,2}_{-2,6} \times 10^{-5}$ pour le code C4-Helix [[20, 2, 6]].
• Post-sélection : En appliquant une post-sélection à gap forcé (éliminant seulement 0,4 % des tirages), le taux d'erreur a été encore réduit à $9,3^{+43}_{-7,6} \times 10^{-6}$.

2. Computation de Clifford Logique Efficace

L'architecture a atteint des opérations de Clifford de haute fidélité sans dépendre de la post-sélection.

• Résultat : L'erreur par porte de Clifford logique à deux qubits a été mesurée à $2,8^{+1,0}_{-1,6} \times 10^{-4}$.
• Comparaison : Cela représente une amélioration de $4,3^{+5,9}_{-1,1} \times$ par rapport au taux d'erreur TQRB physique non encodé d'environ $1,2 \times 10^{-3}$.
• Mécanisme : Le gain de performance a été partiellement attribué à l'Extraction de Syndrome Adaptative (ASE), qui a réduit le nombre de portes physiques à deux qubits de 33 % et le temps de calcul (wall-clock time) de 23 % par tirage.

3. Interface Hétérogène et Fidélité GHZ

L'étude a validé la capacité d'intriquer des qubits logiques à travers différentes familles de codes.

• Résultat : Un état GHZ à trois qubits logiques a été préparé en englobant le code de surface et le code C4-Helix. La limite inférieure de la fidélité GHZ logique était de $99,925^{+0,068}_{-0,245}\%$.
• Comparaison : Ce résultat dépasse la fidélité de base physique (non encodée) de $99,54 \pm 0,04 \%$ d'environ 0,39 %, ce qui correspond à une séparation de $6,7\sigma$. Ce résultat valide l'interface CNOT de type "chain-map" comme un primitif viable pour l'injection d'états magiques.

4. Simulation et Scalabilité

Les simulations au niveau du circuit indiquent que des améliorations modérées de la fidélité des portes physiques (déjà atteintes dans les bancs d'essai d'ions piégés) propulseraient l'architecture [[20, 2, 6]] actuelle dans le régime d'erreur logique de $10^{-6}$ à $10^{-8}$ ciblé pour le calcul précoce tolérant aux fautes.

Signification et Revendications

L'article affirme établir le code C4-Helix comme une architecture tolérante aux fautes validée par le matériel, et non simplement comme une mémoire quantique. La signification réside dans les points suivants :

• Compacité et Efficacité : L'architecture offre une réduction de $\sim 3,5\times$ de la surcharge spatiale par rapport aux codes de surface rotatifs conventionnels de distance comparable.
• Contrôle à Faible Surcharge : Elle permet un contrôle complet de Clifford avec une surcharge minimale en utilisant des portes transversales et des automorphismes (renommage de qubits), évitant les lourdes ressources d'ancilla et la sérialisation requises par la chirurgie de réseau généralisée.
• Universalité Modulaire : L'architecture fournit une interface validée pour fournir des ressources non-Clifford à partir de codes externes (comme les codes de surface) via des "chain maps", plutôt que d'exiger une distillation complexe d'états magiques au sein du code de calcul lui-même.
• Validation Matérielle : Les résultats démontrent qu'un code compact à $k > 1$ peut être conçu autour des exigences de calcul dès le départ, surpassant avec succès les bases physiques en termes de mémoire, de calcul et d'intrication inter-codes sans post-sélection.

Les auteurs concluent que, bien que l'expérience actuelle ne mette pas en œuvre un calcul complet universel Clifford+T, elle établit avec succès le substrat de Clifford et l'interface hétérogène nécessaires pour en construire un, ouvrant la voie à l'informatique quantique précoce tolérante aux fautes.