🔬 applied physics

Are gate-all-around 2D CFETs the optimal architecture for the A2 node and beyond?

Embora os CFETs de 2D GAA ofereçam um caminho potencial para o escalonamento além do nó A2, este estudo revela que suas vantagens em nível de circuito são atualmente limitadas pela alta resistência de contato e capacitâncias parasitárias dominantes, indicando que o progresso significativo requer a co-otimização de contatos, transporte e arquiteturas específicas de 2D, em vez de depender apenas do novo material.

Autores originais: Fengben Xi, Gautam Gaddemane, Anshul Gupta, Sheng Yang, Aryan Afzalian, Quentin Smets, Maarten Van de Put, Kaustuv Banerjee, Tom Schram, Devin Verreck, Ward Janssens, Juergen Boemmels, Xiangyu Wu, Tho

Publicado 2026-07-15

📖 5 min de leitura🧠 Leitura aprofundada

CC BY 4.0

Autores originais: Fengben Xi, Gautam Gaddemane, Anshul Gupta, Sheng Yang, Aryan Afzalian, Quentin Smets, Maarten Van de Put, Kaustuv Banerjee, Tom Schram, Devin Verreck, Ward Janssens, Juergen Boemmels, Xiangyu Wu, Thomas Chiarella, Jérôme Mitard, Gouri Sankar Kar, Geert Hellings, Cesar Javier Lockhart de la Rosa

Artigo original sob licença CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/). ✨ Esta é uma explicação gerada por IA do artigo abaixo. Não foi escrita nem endossada pelos autores. Para precisão técnica, consulte o artigo original. Ler aviso legal completo

Imagine o mundo dos chips de computador como uma cidade movimentada onde bilhões de transistores minúsculos são os edifícios. Por décadas, os engenheiros têm reduzido o tamanho desses edifícios para caberem mais no mesmo espaço, tornando a cidade mais rápida e eficiente. Mas agora, eles bateram em um muro. Os edifícios estão ficando tão pequenos que as leis da física começam a agir, e simplesmente torná-los menores não está mais funcionando.

Entra em cena o super-herói "material 2D". Estas são folhas de átomos ultrafinas (como uma única camada de uma rede de galinheiro) que prometem ser o próximo grande material de construção. Elas são tão finas que podem ser controladas perfeitamente, mesmo quando os edifícios são microscópicos. A grande questão que este artigo faz é: Se construirmos nossa próxima cidade de geração utilizando essas folhas 2D em um design de torre "Gate-All-Around" (GAA), será esta a solução definitiva para o nó A2 (o próximo grande passo na escala de chips)?

A resposta curta? Não exatamente. Os autores sugerem que, embora esses materiais 2D sejam fantásticos, encaixá-los diretamente no "projeto" atual projetado para o silício não funciona tão bem quanto esperávamos.

O Projeto: Uma Pilha Vertical

Pense no plano atual como um "FET Complementar" (CFET). Em vez de ter um transistor do tipo p e um transistor do tipo n sentados lado a lado no chão, nós os empilhamos um sobre o outro como um ônibus de dois andares. Isso economiza espaço horizontal. O artigo propõe um método de construção específico chamado "integração sequencial".

Imagine construir o andar superior do ônibus primeiro, depois virar todo o conjunto de cabeça para baixo para construir o andar inferior. Isso evita um problema de construção bagunçado, onde você tenta despejar concreto (o portão metálico) ao redor de ambos os andares ao mesmo tempo e acidentalmente os sela juntos. Ao construí-los um após o outro, o processo é mais limpo. O artigo detalha um fluxo minuci de uso, utilizando materiais como MoS₂ e WSe₂ para os "pisos" (canais) e mostrando como esculpir, proteger e conectar cada um.

O Choque de Realidade: O Problema do "Contato"

É aqui que o entusiasmo encontra o chão frio da realidade. Os autores realizaram uma simulação massiva para ver como essa nova cidade 2D se sairia em comparação com a melhor cidade de silício que podemos construir hoje.

Eles encontraram um gargalo principal: Os Contatos.
Em uma cidade de silício, você pode cultivar uma pequena "extensão" do edifício para facilitar a conexão de uma linha de energia. Mas com materiais 2D, você não pode cultivar extensões; eles são apenas folhas planas. Para conectar a energia, você tem que envolver a borda da folha com metal. O artigo sugere que isso cria um "engarrafamento" de alta resistência para a eletricidade.

Mesmo que você construa a torre 2D perfeita, a conexão com a rede elétrica é tão desajeitada que todo o sistema desacelera. O artigo explicitamente descarta a ideia de que os materiais 2D nos darão automaticamente um "Pitch de Polí de Contato" (a distância mínima entre os portões) menor. Eles calculam que, tanto para o silício quanto para os materiais 2D, ainda precisamos de um espaço mínimo de 36 nm para fazer as conexões funcionarem. Portanto, os materiais 2D não permitem, de fato, que você agrupe os edifícios mais próximos do que o silício faz nesta fase.

A Lacuna de Desempenho: Simulações vs. Sonhos

Os autores não apenas adivinharam; eles construíram um modelo digital da cidade. Eles simularam quatro variações de design diferentes, tentando tornar as torres 2D mais largas e eficientes:

A Pilha Básica: Apenas o padrão de dois andares.
O Portão Dividido (Split Gate): Cortando o portão em dois para economar espaço.
O Forksheet: Um design de parede sofisticado para espremer mais largura.
A Versão Idealizada: Um design teórico com contatos perfeitos e sem desperdício de espaço.

Os resultados foram desanimadores.

Em suas simulações, o design 2D básico ficou abaixo da velocidade alvo em mais de 50%.
Mesmo o design mais avançado (DoE4), que assumia uma resistência de contato "perfeita" de 0 Ω·μm (algo que ainda não existe), mal atingiu a velocidade alvo.
Com uma resistência de contato realista de 42 Ω·μm (baseada em resultados atuais de laboratório), o melhor design atingiu apenas cerca de 90% da velocidade alvo.

O artigo argumenta que o problema não é o material 2D em si — ele é, na verdade, muito bom em seu trabalho. O problema é que a "capacitância parasitária" (ruído elétrico indesejado da fiação e do layout) e a alta resistência de contato estão abafando os benefícios. É como ter um motor de Ferrari (o canal 2D), mas colocá-lo em um carro com rodas quadradas e uma linha de combustível entupida (os contatos e o layout).

O Veredito: Repense a Arquitetura

O artigo conclui que simplesmente jogar materiais 2D na arquitetura GAA projetada para o silício não é a bala de prata para o nó A2 e além. A "resistência de contato" e a "capacitância parasitária" são os vilões aqui.

Os autores sugerem que, para fazer os materiais 2D funcionarem, não podemos apenas ajustar o design atual; precisamos inventar uma nova arquitetura especificamente para materiais 2D. Talvez precisemos parar de tentar envolver o portão completamente (GAA) e tentar algo diferente, ou encontrar uma maneira de tornar esses contatos metálicos muito, muito melhores.

Em resumo: materiais 2D são um futuro promissor, mas se tentarmos forçá-los no antigo molde de silício, eles não vencerão a corrida. Precisamos de um molde inteiramente novo.

Resumo Técnico: Serão os CFETs GAA de 2D a Arquitetura Ótima para o Nó A2 e Além?

Definição do Problema
À medida que o escalonamento de lógica entra na "era angstrom" (nó A2 e além), o escalonamento clássico de silício enfrenta retornos decrescentes devido ao severo tunelamento quântico, degradação da mobilidade em canais sub-3 nm e restrições induzidas pelo layout na largura efetiva do canal ( $W_{ch}$ ). Embora os semicondutores bidimensionais (2D) (ex: MoS $_2$ monocamada, WSe $_2$ ) ofereçam canais atomicamente finos com controle eletrostático superior, sua integração em Transistores de Efeito de Campo Complementares (CFETs) permanece não comprovada em nível de circuito. Uma questão crítica persiste: a integração de canais 2D em uma arquitetura CFET GAA padrão — otimizada para silício — entrega os ganhos necessários de desempenho, potência e área (PPA) para atender aos alvos do nó A2, ou as não-idealidades de integração anulam os benefícios do material?

Metodologia
Os autores empregam um framework de Co-Otimização de Design-Tecnologia (DTCO) de múltiplas escalas para avaliar CFETs GAA 2D contra os alvos do nó A2 (Pitch de Polia Contatada [CPP] = 36 nm, Altura de Célula [CH] = 42 nm).

Definição do Fluxo de Integração: Um esquema de integração sequencial 2D-CFET é proposto para superar gargalos em CFETs monolíticos, especificamente a dificuldade de depositar portas de alta- $\kappa$ /metal em lacunas verticais estreitas. Este fluxo utiliza um wafer flip para processar dispositivos superiores (NMOS) e inferiores (PMOS) independentemente, evitando recozimentos de alta temperatura incompatíveis com materiais 2D e permitindo vias de porta-para-porta (VGG).
Modelagem de Dispositivos:
- Simulações Ab Initio: Simulações de Teoria do Funcional da Densidade (DFT) e Função de Green Fora do Equilíbrio (NEGF) (usando ATOMOS) modelam o transporte intrínseco em MoS $_2$ monocamada (nFET) e WSe $_2$ (pFET).
- Modelagem Compacta: Características intrínsecas de I-V e C-V são ajustadas em um modelo compacto BSIM-CMG.
- Extração de Parasitas: Layouts de células padrão detalhados (INVD1) são criados para quatro variantes de Design de Experimentos (DoE). A resistência e capacitância parasitas são extraídas usando Synopsys Raphael FX, incorporando explicitamente a resistência de contato ( $R_c$ ) como um elemento em série.
Benchmarking de Circuito: Os modelos são simulados em um oscilador de anel fan-out-of-3 (FO3) de 15 estágios a $V_{DD}$ = 0,7 V para determinar a corrente de comutação efetiva ( $I_{eff}$ ) e a capacitância ( $C_{eff}$ ). O desempenho é comparado a um alvo de iso-frequência A2 relativo ao nó N2.

Principais Contribuições

Proposta de Fluxo de Processo: O artigo descreve um fluxo de integração sequencial viável para CFETs GAA 2D, abordando desafios específicos como remoção de camada sacrificial, liberação de canal sem colapso e deposição conformal de metal para contatos de fonte/dreno (S/D).
Análise de Limite de Escalonamento: Os autores demonstram que, apesar da natureza atomicamente fina dos canais 2D, o CPP mínimo para CFETs GAA 2D é limitado a ~36 nm, idêntico aos CFETs GAA de Si. Este limite é ditado por restrições de formação de contato (largura mínima de trincheira e protuberância de folha necessária) em vez do potencial de escalonamento do comprimento da porta.
Framework de Avaliação de PPA: Uma avaliação abrangente revela que, embora os materiais 2D ofereçam eletrostática intrínseca superior, o desempenho em nível de circuito é dominado por fatores extrínsecos: alta resistência de contato e capacitâncias parasitas induzidas pelo layout.

Principais Resultados

Gargalo da Resistência de Contato: O estudo destaca que alcançar baixa resistência de contato ( $R_c$ ) em dispositivos 2D é um obstáculo primário. Com uma $R_c$ de estado da arte de 42 $\Omega\cdot\mu$ m, mesmo os designs de CFET GAA 2D mais otimizados falham em atingir o alvo de frequência A2.
Dominância de Parasitas: À medida que a largura do canal aumenta para impulsionar a corrente de drive, as capacitâncias parasitas (porta, via e fiação metálica) não diminuem proporcionalmente. Nos designs de linha de base, a capacitância parasita é aproximadamente seis vezes a capacitância intrínseca do canal. Embora otimizações arquiteturais (ex: estruturas Forksheet, cortes de porta separados) melhorem a razão $I_{eff}/C_{eff}$ , o overhead absoluto de capacitância permanece significativo.
Variantes de Design (DoE):
- DoE1 (Linha de Base): Falha significativamente (>50% de déficit de frequência) devido à largura estreita do canal e altas parasitas.
- DoE2 & DoE3: Mudanças arquiteturais (cortes de porta separados, Forksheet) melhoram a largura e reduzem as frações parasitas, aproximando o desempenho do alvo, mas ainda ficando aquém com $R_c$ realista.
- DoE4 (Idealizado): Só atinge o alvo de frequência A2 sob uma suposição otimista de $R_c \le 10 \Omega\cdot\mu$ m. Com uma $R_c$ realista de 42 $\Omega\cdot\mu$ m, atinge apenas ~90% da velocidade alvo.
Material vs. Arquitetura: A análise mostra que os canais 2D em si não são o fator limitante; em vez disso, o descompasso entre a arquitetura GAA CFET otimizada para silício e as propriedades únicas dos materiais 2D (falta de dopagem, fragilidade mecânica, desafios de contato) impede a realização dos benefícios teóricos.

Significância e Alegações
O artigo conclui que simplesmente inserir canais 2D em uma arquitetura CFET GAA convencional é insuficiente para estender a Lei de Moore para o nó A2 e além. Os benefícios esperados dos materiais 2D são "fortemente limitados por não-idealidades", especificamente a alta resistência de contato e as capacitâncias parasitas dominantes.

Os autores argumentam que o progresso significativo requer uma mudança de paradigma:

Co-otimização: A otimização simultânea de contatos, transporte e parasitas é essencial.
Redesenho de Arquitetura: Os futuros CFETs 2D devem se afastar de templates estritos otimizados para silício. O artigo sugere explorar "arquiteturas CFET específicas para 2D" (ex: esquemas híbridos planares-verticais, configurações de porta compartilhada) que desvinculem o controle eletrostático da formação de contato e reduzam o overhead arquitetural.

Em última análise, o artigo postula que os CFETs 2D permanecem uma opção credível para a era pós-A2 apenas se a indústria pivotar para arquiteturas projetadas especificamente para as restrições únicas de materiais atomicamente finos, em vez de forçá-los nos roteiros de escalonamento de silício existentes.

O Projeto: Uma Pilha Vertical

O Choque de Realidade: O Problema do "Contato"

A Lacuna de Desempenho: Simulações vs. Sonhos

O Veredito: Repense a Arquitetura

Mais como este