🔬 applied physics

Are gate-all-around 2D CFETs the optimal architecture for the A2 node and beyond?

Bien que les CFET à base de matériaux 2D offrent une voie potentielle pour le passage à l'échelle au-delà du nœud A2, cette étude révèle que leurs avantages au niveau du circuit sont actuellement limités par une résistance de contact élevée et des capacités parasites dominantes, indiquant qu'un progrès significatif nécessite une co-optimisation des contacts, du transport et des architectures spécifiques aux 2D plutôt que de compter uniquement sur le nouveau matériau.

Auteurs originaux : Fengben Xi, Gautam Gaddemane, Anshul Gupta, Sheng Yang, Aryan Afzalian, Quentin Smets, Maarten Van de Put, Kaustuv Banerjee, Tom Schram, Devin Verreck, Ward Janssens, Juergen Boemmels, Xiangyu Wu, Tho

Publié 2026-07-15

📖 6 min de lecture🧠 Analyse approfondie

CC BY 4.0

Auteurs originaux : Fengben Xi, Gautam Gaddemane, Anshul Gupta, Sheng Yang, Aryan Afzalian, Quentin Smets, Maarten Van de Put, Kaustuv Banerjee, Tom Schram, Devin Verreck, Ward Janssens, Juergen Boemmels, Xiangyu Wu, Thomas Chiarella, Jérôme Mitard, Gouri Sankar Kar, Geert Hellings, Cesar Javier Lockhart de la Rosa

Article original sous licence CC BY 4.0 (http://creativecommons.org/licenses/by/4.0/). ✨ Ceci est une explication générée par l'IA de l'article ci-dessous. Elle n'a pas été rédigée ni approuvée par les auteurs. Pour une précision technique, consultez l'article original. Lire la clause de non-responsabilité complète

Imaginez le monde des puces informatiques comme une ville bouillonnante où des milliards de minuscules transistors sont les bâtiments. Depuis des décennies, les ingénieurs réduisent la taille de ces bâtiments pour en faire tenir davantage dans le même espace, rendant la ville plus rapide et plus efficace. Mais aujourd'hui, ils se heurtent à un mur. Les bâtiments deviennent si petits que les lois de la physique commencent à faire des siennes, et le simple fait de les rendre plus petits ne fonctionne plus.

Entrez en scène le super-héros « matériau 2D ». Il s'agit de feuilles d'atomes ultra-minces (comme une seule couche de grillage à poule) qui promettent d'être le prochain grand matériau de construction. Elles sont si fines qu'elles peuvent être contrôlées parfaitement, même lorsque les bâtiments sont microscopiques. La grande question posée par cet article est la suivante : si nous construisons notre prochaine ville de nouvelle génération en utilisant ces feuilles 2D dans une conception de tour « Gate-All-Around » (GAA), sera-ce la solution ultime pour le nœud A2 (la prochaine grande étape de la miniaturisation des puces) ?

La réponse courte ? Pas tout à fait. Les auteurs suggèrent que bien que ces matériaux 2D soient fantastiques, les intégrer directement dans le « plan actuel » conçu pour le silicium ne fonctionne pas aussi bien qu'on l'espérait.

Le Plan : Une Pile Verticale

Considérez le plan actuel comme un « FET Complémentaire » (CFET). Au lieu d'avoir un transistor de type p et un transistor de type n côte à côte sur le sol, nous les empilons les uns sur les autres comme un bus à impériale. Cela permet d'économiser de l'espace horizontal. Le papier propose une méthode de construction spécifique appelée « intégration séquentielle ».

Imaginez construire d'abord le pont supérieur du bus, puis retourner l'ensemble pour construire le pont inférieur. Cela évite un problème de construction désordonné où l'on essaierait de verser du béton (la grille métallique) autour des deux ponts en même temps et de les sceller accidentellement ensemble. En les construisant l'un après l'autre, le processus est plus propre. Le papier décrit un flux détaillé pour cela, utilisant des matériaux comme le MoS₂ et le WSe₂ pour les « étages » (canaux) et montre comment les graver, les protéger et les connecter.

Le Test de Réalité : Le Problème du « Contact »

C'est ici que l'enthousiasme rencontre le sol froid de la réalité. Les auteurs ont réalisé une simulation massive pour voir comment cette nouvelle ville 2D se comporterait par rapport à la meilleure ville de silicium que nous pouvons construire aujourd'hui.

Ils ont trouvé un goulot d'étranglement majeur : Les Contacts.
Dans une ville de silicium, vous pouvez faire croître une petite « extension » du bâtiment pour faciliter la connexion d'une ligne électrique. Mais avec les matériaux 2D, vous ne pouvez pas faire croître d'extensions ; ce sont juste des feuilles plates. Pour connecter l'alimentation, vous devez enrouler du métal autour du bord de la feuille. Le papier suggère que cela crée un « embouteillage » de haute résistance pour l'électricité.

Même si vous construisez la tour 2D parfaite, la connexion au réseau électrique est si maladroite que l'ensemble du système ralentit. Le papier exclut explicitement l'idée que les matériaux 2D nous permettront automatiquement d'avoir un « pas de grille contactée » (Contacted Poly Pitch) plus petit (la distance minimale entre les grilles). Ils calculent que pour le silicium comme pour les matériaux 2D, il faut toujours un espace minimum de 36 nm pour que les connexions fonctionnent. Ainsi, les matériaux 2D ne permettent pas réellement de serrer les bâtiments plus étroitement que le silicium à ce stade.

L'Écart de Performance : Simulations vs Rêves

Les auteurs n'ont pas seulement deviné ; ils ont construit un modèle numérique de la ville. Ils ont simulé quatre variantes de conception différentes, essayant de rendre les tours 2D plus larges et plus efficaces :

La Pile Basique : Juste le standard à deux étages.
La Grille Divisée (Split Gate) : Couper la grille en deux pour gagner de l'espace.
Le Forksheet : Un design de mur sophistiqué pour compresser davantage la largeur.
La Version Idéalisée : Un design théorique avec des contacts parfaits et aucun espace perdu.

Les résultats sont sans appel.

Dans leurs simulations, la conception 2D de base est restée en dessous de la vitesse cible de plus de 50 %.
Même la conception la plus avancée (DoE4), qui suppose une résistance de contact « parfaite » de 0 Ω·μm (quelque chose qui n'existe pas encore), a tout juste atteint la vitesse cible.
Avec une résistance de contact réaliste de 42 Ω·μm (basée sur les résultats actuels de laboratoire), la meilleure conception n'a atteint qu'environ 90 % de la vitesse cible.

Le papier soutient que le problème n'est pas le matériau 2D lui-même — il est en fait très bon dans son travail. Le problème est que la « capacité parasite » (le bruit électrique indésirable provenant du câblage et de la disposition) et la haute résistance de contact étouffent les bénéfices. C'est comme avoir un moteur de Ferrari (le canal 2D) mais le mettre dans une voiture avec des roues carrées et une conduite entartrée (les contacts et la disposition).

Le Verdict : Repenser l'Architecture

L'article conclut que simplement injecter des matériaux 2D dans l'architecture GAA conçue pour le silicium n'est pas la solution miracle pour le nœe A2 et au-delà. La « résistance de contact » et la « capacité parasite » sont les méchants ici.

Les auteurs suggèrent que pour faire fonctionner les matériaux 2D, nous ne pouvons pas nous contenter de modifier le design actuel ; nous devons inventer une nouvelle architecture spécifiquement pour les matériaux 2D. Peut-être devons-nous arrêter d'essayer d'enrouler la grille tout autour (GAA) et essayer autre chose, ou trouver un moyen de rendre ces contacts métalliques beaucoup, beaucoup meilleurs.

En bref : les matériaux 2D sont un avenir prometteur, mais si nous essayons de les forcer dans le vieux moule du silicium, ils ne gagneront pas la course. Nous avons besoin d'un nouveau moule entièrement.

Résumé Technique : Les CFET GAA à 2D sont-ils l'architecture optimale pour le nœud A2 et au-delà ?

Énoncé du Problème
Alors que la mise à l'échelle du silicium entre dans « l'ère de l'angström » (nœud A2 et au-delà), la mise à l'échelle classique du silicium fait face à des rendements décroissants dus à l'effet tunnel quantique sévère, à la dégradation de la mobilité dans les canaux sub-3 nm et aux contraintes induites par le layout sur la largeur effective du canal ( $W_{ch}$ ). Bien que les semi-conducteurs bidimensionnels (2D) (ex: MoS $_2$ monocouche, WSe $_2$ ) offrent des canaux atomiquement fins avec un contrôle électrostatique supérieur, leur intégration dans des transistors complémentaires à effet de champ (CFET) reste non prouvée au niveau du circuit. Une question critique persiste : l'intégration de canaux 2D dans une architecture CFET GAA (Gate-All-Around) standard — optimisée pour le silicium — permet-elle d'atteindre les gains de performance, de puissance et de surface (PPA) nécessaires pour répondre aux objectifs du nœud A2, ou les non-idéalités d'intégration annulent-elles les bénéfices matériels ?

Méthodologie
Les auteurs emploient un cadre de co-optimisation technologie-conception (DTCO) multi-échelle pour évaluer les CFET GAA 2D par rapport aux cibles du nœud A2 (Pitch de poly silicium contacté [CPP] = 36 nm, Hauteur de cellule [CH] = 42 nm).

Définition du flux d'intégration : Un schéma d'intégration séquentiel 2D-CFET est proposé pour surmonter les goulots d'étranglement des CFET monolithiques, spécifiquement la difficulté de déposer des grilles métal/ $\kappa$ élevé dans des interstices verticaux étroits. Ce flux utilise un retournement de tranche (wafer flip) pour traiter les dispositifs supérieurs (NMOS) et inférieurs (PMOS) indépendamment, évitant ainsi les recuits à haute température incompatibles avec les matériaux 2D et permettant des vias grille-à-grille (VGG).
Modélisation des dispositifs :
- Simulations Ab Initio : La théorie de la fonctionnelle de la densité (DFT) et les simulations de la fonction de Green hors équilibre (NEGF) (utilisant ATOMOS) modélisent le transport intrinsèque du MoS $_2$ monocouche (nFET) et du WSe $_2$ (pFET).
- Modélisation Compacte : Les caractéristiques I-V et C-V intrinsèques sont ajustées dans un modèle compact BSIM-CMG.
- Extraction des Parasites : Des layouts de cellules standards détaillés (INVD1) sont créés pour quatre variantes de plans d'expériences (DoE). La résistance et la capacité parasites sont extraites à l'aide de Synopsys Raphael FX, en incorporant explicitement la résistance de contact ( $R_c$ ) comme un élément série.
Benchmarking de Circuit : Les modèles sont simulés dans un oscillateur de cycle (ring oscillator) à 15 étages de type fan-out-of-3 (FO3) à $V_{DD}$ = 0,7 V pour déterminer le courant de commutation effectif ( $I_{eff}$ ) et la capacité ( $C_{eff}$ ). La performance est comparée à une cible de fréquence A2 par rapport au nœud N2.

Contributions Clés

Proposition de flux de processus : L'article décrit un flux d'intégration séquentiel 2D-CFET réalisable, abordant des défis spécifiques tels que l'élimination des couches sacrificielles, la libération du canal sans effondrement et le dépôt conforme de métal pour les contacts source/drain (S/D).
Analyse de la limite de mise à l'échelle : Les auteurs démontrent que malgré la nature atomiquement fine des canaux 2D, le CPP minimum pour les CFET GAA 2D est contraint à ~36 nm, identique aux CFET GAA en silicium. Cette limite est dictée par les contraintes de formation de contact (largeur de tranchée minimale et protrusion de feuille requise) plutôt que par le potentiel de mise à l'échelle de la longueur de grille.
Cadre d'évaluation PPA : Une évaluation complète révèle que si les matériaux 2D offrent une électrostatique intrinsèque supérieure, la performance au niveau du circuit est dominée par des facteurs extrinsèques : une résistance de contact ( $R_c$ ) élevée et des capacités parasites induites par le layout.

Résultats Clés

Goulot d'étranglement de la résistance de contact : L'étude souligne que l'obtention d'une faible résistance de contact ( $R_c$ ) dans les dispositifs 2D est un obstacle majeur. Avec une $R_c$ de pointe de 42 $\Omega\cdot\mu$ m, même les conceptions de CFET GAA 2D les plus optimisées ne parviennent pas à atteindre la cible de fréquence A2.
Dominance des parasites : À mesure que la largeur du canal augmente pour booster le courant de commande, les capacités parasites (grille, via et câblage métallique) ne diminuent pas proportionnellement. Dans les conceptions de base, la capacité parasite est environ six fois supérieure à la capacité intrinsèque du canal. Bien que les optimisations architecturales (ex: structures Forksheet, coupes de grille séparées) améliorent le ratio $I_{eff}/C_{eff}$ , l'overhead de capacité absolue reste significatif.
Variantes de conception (DoE) :
- DoE1 (Référence) : Échoue significativement (>50 % de déficit de fréquence) en raison d'une largeur de canal étroite et de fortes capacités parasites.
- DoE2 & DoE3 : Les changements architecturaux (coupes de grille séparées, Forksheet) améliorent la largeur et réduisent les fractions parasites, rapprochant la performance de la cible, mais restant insuffisants avec une $R_c$ réaliste.
- DoE4 (Idéalisé) : Ne rencontre la cible de fréquence A2 que sous une hypothèse optimiste de $R_c \le 10 \Omega\cdot\mu$ m. Avec une $R_c$ réaliste de 42 $\Omega\cdot\mu$ m, elle n'atteint que ~90 % de la vitesse cible.
Matériau vs Architecture : L'analyse montre que les canaux 2D eux-mêmes ne sont pas le facteur limitant ; c'est plutôt l'incompatibilité entre l'architecture CFET GAA optimisée pour le silicium et les propriétés uniques des matériaux 2D (absence de dopage, fragilité mécanique, défis de contact) qui empêche la réalisation des bénéfices théoriques.

Signification et Revendications
L'article conclut que l'insertion simple de canaux 2D dans une architecture CFET GAA conventionnelle est insuffisante pour étendre la loi de Moore au nœud A2 et au-delà. Les bénéfices attendus des matériaux 2D sont « fortement contraints par les non-idéalités », spécifiquement la haute résistance de contact et les capacités parasites dominantes.

Les auteurs soutiennent qu'un progrès significatif nécessite un changement de paradigme :

Co-optimisation : L'optimisation simultanée des contacts, du transport et des parasites est essentielle.
Redesign Architectural : Les futurs CFET 2D doivent s'éloigner des modèles strictement optimisés pour le silicium. L'article suggère d'explorer des « architectures CFET spécifiques à la 2D » (ex: schémas hybrides planaires-verticaux, configurations à grille partagée) qui découplent le contrôle électrostatique de la formation de contact et réduisent l'overhead architectural.

En fin de compte, l'article pose que les CFET 2D ne restent une option crédible pour l'ère post-A2 que si l'industrie pivote vers des architectures spécifiquement conçues pour les contraintes uniques des matériaux atomiquement minces, plutôt que de les forcer dans les feuilles de route de mise à l'échelle du silicium existantes.

Le Plan : Une Pile Verticale

Le Test de Réalité : Le Problème du « Contact »

L'Écart de Performance : Simulations vs Rêves

Le Verdict : Repenser l'Architecture

Articles similaires